
菜野雅彦 Musahiko Kuwano • *







菜野雅彦 Manadoko Kunuano • *

7

- ●本書に掲載したプログラム名、システム名、CPU名などは一般に各社の登録商標です。 本文中では、とくにTM、Rマークは明記していません。
- © 1992 本書の内容は、著作権法上の保護を受けています。 著者、発行社の許諾を得ず、無断で転載、複製することは禁じられています。



初代 X 68000 があのグラディウスのテーマに乗って登場してきたのは 1987 年のことになります。国内では、PC-9801 の一人勝ちがほぼ確定し、その他のメーカもすべて 80X86+MS-DOSとなってしまい、パーソナルコンピュータの「パーソナル」が個人ユーザではなく、会社の中の各社員を指すだけのものになり下がってしまった、そんな時代であったと思います。シャープが X 1 の 16 ビット版を出すという話が流れたときも、「どうせ 86 系のマシンさ」「16 ビットは 98 でいいじゃないか」、そんな声が出てきてしまうほど、個人ユーザがパーソナルコンピュータに冷めてしまっていたようです。

そのようなユーザの前に現れた X 68000 は、これまでのパーソナルコンピュータに対するイメージを大きく転換させるものでした。縦型のスリムなデザインの中には個人ユーザが望んでいた CPU、68000 が搭載され、標準で 1 MB、最大 12 MB ものリニアなメモリ空間、65536 色のグラフィック、768×512 のビットマップのテキスト画面、スプライト、FM 音源、ADPCM、オートイジェクト機構付き 5 インチ FDD、3 D スコープ、画像取り込み、トラックマウス、HDD インタフェース標準装備……。予想すらしなかったその仕様と、40 万円を軽く切ってしまったその安さに、声も出なかった覚えがあります。

ワープロであったり、表計算機であったりする側面だけに目が向けられてしまい、ビジネス 用の環境以外はすべてオプションとして買い揃えていくよりほかない「パソコン」と、何かを 行いたくなったときに、すぐその場で試したり、考え方やイメージをその場で表現する欲求に すぐ応えてくれるだけのポテンシャルを持った「パーソナルコンピュータ」は、まったく別も のであるという考えから「パーソナルワークステーション」という言葉が出てきたのも当然で しょう。

パーソナルワークステーション、つまり個人の発想や直感に応え、それを表現し、実現し、 さらなる発想に結び付けるためのプラットフォーム、5年の歳月を経てもなお新しい X 68000 をその内側まで使いこみたいと思った方に、本書はきっとよき道案内となることでしょう。

3

X68000 の系譜

初代機以来,多くの機種が登場してきた X 68000 シリーズを年代順に整理してみました。 X 68000 は新機種といっても、CPU やクロック周波数などをいたずらに変更するのではなく、ソフトウェア、ハードウェアの互換性を最大限に保ちつつ高集積化をはかり、空いたスペースをハードディスク (HDD) や SCSI やコプロセッサなど、従来、外付けユニットやオプションボードで対応していたものを内蔵できるようにしていくという方向に向いています。このような方針のため、たとえ初代機 (無印) であっても、まったく古さを感じさせません。

1987年、初代 X 68000 が、翌年、集積度を向上させて 20 MB の 3.5 インチ HDD を内蔵 できるようにした X 68000 ACE/ACE-HD が登場します。


さらに 1989 年には、内蔵 HDD の容量を 40 MB まで上げた EXPERT、横型の PRO が ラインアップに追加されました。PRO の系統は、従来の X 68000 の系列のデザイン重視型と は異なり、ややビジネス臭さを感じさせるシリーズです。当然、ソフトウェア的には完全互換ですが、拡張スロットは縦型機の 2 スロットに対して 4 スロットと拡充され、マウスはトラックマウスではない、ごく普通のタイプになりましたし、キーボードはシリンドリカルステップスカルプチャ型でパームレストもあるようなものに変更されました。また、あまり利用されていなかった 3 D スコープ端子は取り外されています。組み立てやすくなったためか、価格は縦型よりも低く抑えられていました。

翌 1990年は、X 68000にとっては混沌の年ともいえるでしょう。EXPERT、PROシリーズにそれぞれ後継機が出たほかに、HDDインタフェースを SCSIに変更し、80 MBの HDDを内蔵させた SUPER-HD が追加されました。この年、一気に5機種が発売されたことになります。その後、SUPER-HDの HDD がないタイプである SUPER が投入され、型番上も実質的にも、EXPERT の後継機となりました。

明けて 1991 年、初代機以来変更のなかったクロック周波数が 10 MHz から 16 MHz に引き上げられ、内部でのメモリ拡張性の向上、オプションボードで対応していたコプロセッサを本体内部に取り付けられるようにするなどの改良が加えられました(XVI)。

SUPER で HDD インタフェースが SCSI になったり、XVI でクロックが引き上げられた ために動作が速くなったり、といった違いはありますが、ソフトウェアからみたときにはどの 機種であっても完全な互換性を保っています。上位互換ということではありませんから、ある 機種でつくったプログラムがそれ以前の機種では動作しないといったこともまず起こりません (初期のころはメモリを 1 MB しか積んでいなかったため、2 MB あることを前提にしている ソフトウェアが動かないということはあるでしょうが、これとてメモリを増設してあればすむ ことです)。





本書では、I/Oの割り付けやブロック図などは、すべて初代機 (無印) にもとづいて説明しており、またサンプルプログラムの動作チェックも初代機に増設メモリやコプロセッサボード、 SCSIインタフェースボードなどを追加して行いました。念のため、本書の執筆時に使用していたシステムの構成を掲げておきます。

●システム#1

X 68000(初代機)+内部増設(1 MB)+拡張メモリボード(2 MB)+コプロセッサボード(CZ -6BP1)+40 MB-SASIハードディスク (キャラベル/H540S)+カラーイメージユニット (CZ -6VT1)

●システム#2

X 68000 (初代機) + 内部増設 (1 MB) + SCSI インタフェースボード (CZ-6BS1) + 100 MB - SCSI ハードディスク (アイテック/TX-100) ディスプレイはどちらも CZ-600 DE を使用。

サンプルプログラムについて

アセンブラよりもロジックが見やすく、流用や改造なども容易であろうということから、本書ではサンプルプログラムの記述にC言語を使用することにしました。

X 68000 用のCコンパイラは、シャープ純正の XC とフリーソフトウェアの gcc が広く出回っています。純正という意味では XC を標準とすべきかもしれませんが、gcc のほうが圧倒的に生成されるコードの質がよく、バグが少ないようですし、入手についても、パソコン通信や電脳倶楽部、ソフトバンクの『Cマガジン』や『Oh! X』誌の付録ディスクなど、多くのルートで配布されたことから、gcc のほうが一般的ではないかと考え、これを採用しました。

このため、本書ではgccを標準としてプログラムを作成しています。一応、XCでもコンパイルして動作は確認していますが、このときには#define volatileの1行を入れるのを忘れないようにしてください。

また、サンプルプログラムはすべて割り込みを使用せず、ステータスチェックでぐるぐる回りながら動作の終了を待つ、というようにしています。X 68000 は割り込みが有効に使えるようなハードウェアになっていますし、基本的に入出力動作などは割り込みで行うのが普通ですが、サンプルプログラムは動作確認がおもな目的ですし、割り込みベクタをいじり間違えたりすると、すぐに妙な動作を始めてしまうことになることから、このような方法をとりました。実際にアプリケーションをつくるような場合には、できるだけ割り込みを使うようにしたほうがよいでしょう。

サンプルプログラム目次

DMA 関連
DMAC によるテキスト画面クリア ·······58
グラフィック VRAM への矩形領域転送(アレイチェインモード)61
グラフィック VRAM への矩形領域転送(リンクアレイチェインモード)65
数値演算プロセッサ関連
ROM 内データの読み出し139
単項演算(SIN(1.0))
二項演算(3.1415+2.7182)143
RTC 関連
時計の読み出し157
画面制御関連
テキスト画面スクロール (C1.C)238
グラフィック画面 4 方向スクロール(C 2.C)239
ラスタコピー機能によるテキスト画面スクロール (C 3.C) ······242
グラフィック画面の高速クリア (C 4.C)245
65536 色モードでの 4 プレーン独立スクロール (C 5.C)248
768×512 ドットモードでの 65536 色表示 (V 1.C)250
グラフィック画面 2 面とテキスト画面の半透明動作 (V 2.C)25
BG 画面設定&スクロール(S 1.C)252
ADPCM 関連
\$1 F の連続データの再生298
FDD 関連
フロッピーディスクの読み込み423
ハードディスク関連
SASI ディスクの読み出し446
SCSI ディスクからの指定ブロックの読み出し

O ONTENTS

はじめ	123
X 68	000の系譜4
サン	プルプログラム目次

•	メモリマップ
. 1	メモリマップ
• 2	IPLイメージ
● 3	メインメモリ
• 4	グラフィック VRAM
• 5	テキスト VRAM
• 6	システム I/O 領域
• 7	ユーザ I/O, SRAM
	CGROM23
	IPL-ROM23
•	DMA25
• 1	DMA
• 1	
• 1	概要
• 1	概要
• 1	概要 25 DMAC のチャンネル割り付け 27 DMAC のレジスター覧 28 DMAC の動作モード 28
• 1	概要 25 DMAC のチャンネル割り付け 27 DMAC のレジスター覧 28 DMAC の動作モード 28 4-1 1オペランド分の転送モード 30 4-2 1ブロック分の転送モード 32
• 1	概要 25 DMAC のチャンネル割り付け 27 DMAC のレジスター覧 28 DMAC の動作モード 28 4-1 1オペランド分の転送モード 30
• 1	概要 25 DMAC のチャンネル割り付け 27 DMAC のレジスター覧 28 DMAC の動作モード 28 4-1 1オペランド分の転送モード 30 4-2 1ブロック分の転送モード 32
• 1	概要 25 DMAC のチャンネル割り付け 27 DMAC のレジスター覧 28 DMAC の動作モード 28 4-1 1オペランド分の転送モード 30 4-2 1ブロック分の転送モード 32 4-3 複数ブロックの転送モード 35

	5-3 SCR, CCR50
	5-4 CPR53
	5-5 MFC, DFC, BFC54
	5-6 GCR55
• 6	Human 68 K の初期設定値
● 7	サンプルプログラム58
	7-1 DMAC によるテキスト画面クリア58
	7-2 グラフィック VRAM への矩形領域転送(その 1)
	7-3 グラフィック VRAM への矩形領域転送(その 2)
•	割り込み
-1	割り込み系統とレベル割り付け7
	BI J KLONNICHULC P. CAPBI J 1347
- 2	dal (1*1 7. 16) //e
• 2	割り込み動作・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
234	例外ベクタ
	例外ベクタ
	例外ベクタ
	例外ベクタ 割り込みベクタ設定ポート
	例外ベクタ 割り込みベクタ設定ポート MFP 概要
• 3 • 4 • 1 • 2	例外ベクタ 割り込みベクタ設定ポート 7 MFP の各機能の割り付け 7
• 3 • 4 • 1 • 2	例外ベクタ
• 3 • 4 • 1 • 2	例外ベクタ 7. 割り込みベクタ設定ポート 7. MFP の各機能の割り付け 7. MFP のレジスター覧 7. GPIP (汎用 I/O ポート) 7. 7. 7. 7. 7. 7. 7. 7. 7. 7. 7. 7. 7.
• 3 • 4 • 1 • 2	例外ベクタ 7. 割り込みベクタ設定ポート 7. MFP の各機能の割り付け 7. MFP のレジスタ一覧 7. GPIP (汎用 I/O ポート) 7. 4-1 GPIP レジスタ 8.
• 3 • 4 • 1 • 2	例外ベクタ 7 割り込みベクタ設定ポート 7 MFP の各機能の割り付け 7 MFP のとジスター覧 7 GPIP (汎用 I/O ポート) 7 4-1 GPIP レジスタ 8 4-2 AER (アクティブエッジレジスタ) 8
• 3 • 4 • 1 • 2	例外ベクタ 7 割り込みベクタ設定ポート 7 MFP
• 3 • 4 • 1 • 2 • 3 • 4	例外ベクタ 7 割り込みベクタ設定ポート 7
• 3 • 4 • 1 • 2 • 3 • 4	例外ベクタ 7 割り込みベクタ設定ポート 7
• 3 • 4 • 1 • 2 • 3 • 4	例外ベクタ 7 割り込みベクタ設定ポート 7
• 3 • 4 • 1 • 2 • 3 • 4	例外ベクタ 割り込みベクタ設定ポート 「 「 「 「 「 「 「 「 「 「 「 「 「

- 6	41	
• 0	91	
	6-1	タイマの動作モード
	6-2	タイマ関連のレジスタ
• 7	US	ART(シリアルポート)
	7-1	SCR (SYNC キャラクタレジスタ)
		UCR (USART コントロールレジスタ)
	7-3	RSR (レシーバステータスレジスタ)
	7-4	TSR (トランスミッタステータスレジスタ)
	7-5	UDR (USART データレジスタ)
● 8	MF	P の初期設定
0	数	値演算プロセッサ
0 1	概要	
12	概要	1 の内部レジスタ
12		
12		1 の内部レジスタ ····································
123	2-1 2-2	1 の内部レジスタ ····································
	2-1 2-2 6888	1 の内部レジスタ FPn FPCR, FPSR, FPIAR
	2-1 2-2 6888 3-1	1 の内部レジスタ
	2-1 2-2 6888 3-1 3-2	1 の内部レジスタ FPn FPCR, FPSR, FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット
	2-1 2-2 6888 3-1 3-2 3-3	1 の内部レジスタ FPn FPCR, FPSR, FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ
• 3	2-1 2-2 6888 3-1 3-2 3-3	1 の内部レジスタ FPn FPCR, FPSR, FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1	1 の内部レジスタ FPn FPCR、FPSR、FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1 4-2	1 の内部レジスタ FPn FPCR, FPSR, FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット 1 とのインタフェース 応答 CIR
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1 4-2 4-3	1 の内部レジスタ FPn FPCR, FPSR, FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット 1 とのインタフェース 応答 CIR コントロール CIR
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1 4-2 4-3 4-4 4-5	1 の内部レジスタ FPn FPCR, FPSR, FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット 1 とのインタフェース 応答 CIR コントロール CIR セーブ CIR リストア CIR
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1 4-2 4-3 4-4 4-5 4-6	1 の内部レジスタ FPn FPCR、FPSR、FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット 1 とのインタフェース 応答 CIR コントロール CIR セーブ CIR リストア CIR オペレーションワード CIR
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1 4-2 4-3 4-4 4-5 4-6 4-7	1 の内部レジスタ FPn FPCR、FPSR、FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット 1 とのインタフェース 応答 CIR コントロール CIR セーブ CIR リストア CIR オペレーションワード CIR コマンド CIR
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1 4-2 4-3 4-4 4-5 4-6 4-7 4-8	1 の内部レジスタ FPn FPCR、FPSR、FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット 1 とのインタフェース 応答 CIR コントロール CIR セーブ CIR リストア CIR オペレーションワード CIR コマンド CIR コンディション CIR
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1 4-2 4-3 4-4 4-5 4-6 4-7 4-8 4-9	1 の内部レジスタ FPn FPCR、FPSR、FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット 1 とのインタフェース 応答 CIR コントロール CIR セーブ CIR リストア CIR オペレーションワード CIR コンディション CIR コンディション CIR
• 3	2-1 2-2 6888 3-1 3-2 3-3 6888 4-1 4-2 4-3 4-4 4-5 4-6 4-7 4-8 4-9 4-10	1 の内部レジスタ FPn FPCR、FPSR、FPIAR 1 が扱えるデータフォーマット 実数データのフォーマット 特殊な実数データ 68881 内部のデータフォーマット 1 とのインタフェース 応答 CIR コントロール CIR セーブ CIR リストア CIR オペレーションワード CIR コマンド CIR コンディション CIR

	心合。	プリミティブ	
	5-1	ヌルプリミティブ	116
	5-2	実効アドレス評価/データ転送プリミティブ	
	5-3	単一メインプロセッサレジスタ転送プリミティブ	118
	5-4	複数コプロセッサレジスタ転送プリミティブ	118
	5-5	命令前例外取得プリミティブ/命令中例外取得プリミティブ	119
0 6	6888	1 とホスト CPU のコミュニケーション	120
	6-1	68881 内レジスタ間演算/データ転送命令	120
	6-2	レジスタと外部データの間の演算/外部からレジスタへのデータ転送命令	121
	6-3	レジスタから外部へのデータ転送	
	6-4	コントロールレジスタの転送命令	124
	6-5	複数浮動小数点データレジスタの転送	124
	6-6	条件付き命令処理動作	126
	6-7	FSAVE/FRESTORE命令処理動作	127
	6-8	例外処理動作	129
• 7	6888	1 の命令フォーマット	131
	7-1	一般的な命令(OP クラス 000/010)	131
	7-2	- \	132
	7-3	浮動小数点レジスタから外部への転送	
	7-4	コントロールレジスタの転送	
	7-5	複数浮動小数点データレジスタの転送	136
	7-5	複数浮動小数点データレジスタの転送	
• 8	7-5 7-6		137
• 8	7-5 7-6	条件付き命令のフォーマット	137
. 8	7-5 7-6 サン	条件付き命令のフォーマット	137
• 8 • 1	7-5 7-6 サン	条件付き命令のフォーマット プルプログラム 一 TC	137
• 8 • 1 • 2	7-5 7-6 #>	条件付き命令のフォーマット プルプログラム 一 T の の の の の の の の の の の の	137
• 8 • 1 • 2	7-5 7-6 #>	条件付き命令のフォーマット プルプログラム ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	137
• 8 • 1 • 2	7-5 7-6 #>> RTC RTC 2-1	条件付き命令のフォーマット プルプログラム ・ 高辺プロック図 ・ のレジスタ ・ CLKOUT セレクトレジスタ	137
• 8 • 1 • 2	7-5 7-6 #>> RTC RTC 2-1 2-2	条件付き命令のフォーマット プルプログラム ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	137
• 8 • 1 • 2	7-5 7-6 #> RTC RTC 2-1 2-2 2-3	条件付き命令のフォーマット プルプログラム 「TC 「周辺プロック図 「のレジスタ CLKOUT セレクトレジスタ アジャストレジスタ 12/24 時間セレクタ	137
• 8	7-5 7-6 #> RTC RTC 2-1 2-2 2-3 2-4	条件付き命令のフォーマット プルプログラム 「TC 「周辺プロック図 「のレジスタ CLKOUT セレクトレジスタ アジャストレジスタ 12/24 時間セレクタ 関年カウンタ	137 139 147 148 150 150 151 152
• 8 • 1 • 2	7-5 7-6 7-6 7-7 7-8 7-7 7-7 7-7 7-7 7-7 7-7 7-7	条件付き命令のフォーマット プルプログラム 「TC 「周辺プロック図 「のレジスタ CLKOUT セレクトレジスタ アジャストレジスタ 12/24 時間セレクタ	137

3	RT	C のアクセス15
	3-1	時刻の読み出し
	3-2	時計データの書き込み
	3-3	その他の設定について
• 4	サン	プルプログラム
•	画	面制御
. 1	X 68	8000の画面構成
	1-1	グラフィック画面16
	1-2	テキスト画面
	1-3	BG 画面 ·······16
	1-4	スプライト
2	各画	面の構成とアドレス配置
	2-1	グラフィック画面の構成16
COLU		インターレースと二度読み
		オーバスキャン
COLU	JMN ▶	ベージとブレーン
	2-2	テキスト画面の構成
	2-3	BG 画面の構成
	2-4	スプライト画面の構成17
3	画面	制御
	3-1	CRT インタフェースの構造18
	3-2	画面の ON/OFF, プライオリティ制御機構185
	COLL	JMN ▶ グラフィックページ間プライオリティ制御のからくり192
	3-3	画面スクロール194
	COLU	JMN ▶ グラフィック画面のスクロールと高速クリア制御のからくり198
	COLU 3-4	JMN ▶ グラフィック画面のスクロールと高速クリア制御のからくり198 CRTC の特殊機能200
	3-4 3-5	JMN ▶グラフィック画面のスクロールと高速クリア制御のからくり
• 4	3-4 3-5 3-6	画面スクロール 194 JMN ▶ グラフィック画面のスクロールと高速クリア制御のからくり 198 CRTC の特殊機能 200 ビデオコントローラの特殊表示機能 207 カラーパレット 213 OM(キャラクタジェネレータ ROM) 218
• 4	3-4 3-5 3-6	JMN ▶グラフィック画面のスクロールと高速クリア制御のからくり
• 4	3-4 3-5 3-6 CGR	JMN ▶グラフィック画面のスクロールと高速クリア制御のからくり

	4-4	12×24 ドットフォント223
	4-5	16×16ドットフォント224
	4-6	24×24 ドットフォント225
	COL	JMN ▶ CGROM のパタン配置の実際226
9 5	画面	モード制御230
	5-1	CRTC230
	5-2	ビデオコントローラ234
	5-3	スプライトコントローラ234
	5-4	設定上の注意236
0 6	サン	プルプログラム238
	6-1	テキスト画面スクロール (C1.C)239
		グラフィック画面 4 方向スクロール (C 2.C)239
		ラスタコピー機能によるテキスト画面スクロール(C 3.C)242
	6-4	グラフィック画面の高速クリア (C 4.C)245
	6-5	65536 色モードでの 4 プレーン独立スクロール (C 5.C)248
	6-6	768×512 ドットモードでの 65536 色表示 (V1.C)250
	6-7	グラフィック画面 2 面とテキスト画面の半透明動作 (V 2.C)251
	6-8	グラフィック画面 2 面とテキスト画面の半透明動作(V 2.C)251 BG 画面設定&スクロール(S 1.C)252 UMN ▶ CPUのアクセス可能な期間
	6-8 COL	BG 画面設定&スクロール(S 1.C)252
0 1	6-8 COL	BG 画面設定&スクロール (S1.C)
• 1 • 2	6-8 COL	BG 画面設定 & スクロール (S 1.C) 252 UMN ▶ CPU のアクセス可能な期間 254 ウンド機構
12	6-8 COL X 68 FM	BG 画面設定&スクロール(S 1.C) 252 UMN ► CPU のアクセス可能な期間 254 ウンド機構 259 000 のサウンド構成 259
12	6-8 COL X 68 FM 2-1	BG 画面設定 & スクロール (S1.C) 252 UMN ▶ CPUのアクセス可能な期間 259 ウンド機構 259 000 のサウンド構成 259 6源 261 OPM の内部ブロック 261
• 1 • 2	6-8 COL X 68 FM 2-1 2-2	BG 画面設定&スクロール(S 1.C) 252 UMN ► CPUのアクセス可能な期間 259 ウンド機構 259 000 のサウンド構成 259 音源 261 OPM の内部ブロック 261 スロットの基本構造 263
1 2	6-8 COL X 68 FM 2-1 2-2 2-3	BG 画面設定 & スクロール (S1.C) 252 UMN ▶ CPU のアクセス可能な期間 254 ウンド機構
1 2	6-8 COL X 68 FM 2-1 2-2 2-3 2-4	BG 画面設定&スクロール(S 1.C) 252 UMN ► CPUのアクセス可能な期間 254 ウンド機構 259 000 のサウンド構成 259 OPM の内部ブロック 261 スロットの基本構造 263 その他の部分の基本構造 265 OPM のアドレス配置 266
1 2	6-8 COL X 68 FM 2-1 2-2 2-3 2-4 2-5	BG 画面設定 & スクロール (S 1.C) 252 UMN ▶ CPUのアクセス可能な期間 254 ウンド機構 259 000 のサウンド構成 259 高源 261 OPM の内部ブロック 261 スロットの基本構造 263 その他の部分の基本構造 263 とのPM のアドレス配置 266 OPM のリードレジスタ 267
1 2	6-8 COL X 68 FM 2-1 2-2 2-3 2-4 2-5 2-6	BG 画面設定 & スクロール(S 1.C) 252 UMN ▶ CPUのアクセス可能な期間 254 ウンド機構 259 000 のサウンド構成 259 音源 261 OPM の内部ブロック 261 スロットの基本構造 263 その他の部分の基本構造 263 その他の部分の基本構造 265 OPM のアドレス配置 266 OPM のリードレジスタ 267 OPM のライトレジスタ 268
• 2	6-8 COL X 68 FM 2-1 2-2 2-3 2-4 2-5 2-6 2-7	BG 画面設定&スクロール(S 1.C) 252 UMN ▶ CPUのアクセス可能な期間 254 プンド機構 259 000 のサウンド構成 259 音源 261 OPM の内部ブロック 261 スロットの基本構造 263 その他の部分の基本構造 263 その他の部分の基本構造 265 OPM のアドレス配置 266 OPM のリードレジスタ 267 OPM のライトレジスタ 268 設定値と OPM の動作の関係 287
• 1 • 2	6-8 COL X 68 FM 2-1 2-2 2-3 2-4 2-5 2-6 2-7 ADI	BG 画面設定&スクロール(S 1.C) 252 UMN ▶ CPU のアクセス可能な期間 254 ウンド機構 259 000 のサウンド構成 259 音源 261 OPM の内部ブロック 261 スロットの基本構造 263 その他の部分の基本構造 263 その他の部分の基本構造 265 OPM のアドレス配置 266 OPM のリードレジスタ 267 OPM のライトレジスタ 268 設定値と OPM の動作の関係 287
• 2	6-8 COL X 68 FM 2-1 2-2 2-3 2-4 2-5 2-6 2-7 ADI 3-1	BG 画面設定&スクロール(S 1.C) 252 UMN ► CPUのアクセス可能な期間 254 ウンド機構 259 000 のサウンド構成 259 音源 261 OPM の内部ブロック 261 スロットの基本構造 263 その他の部分の基本構造 263 その他の部分の基本構造 265 OPM のアドレス配置 266 OPM のリードレジスタ 267 OPM のライトレジスタ 267 OPM のライトレジスタ 268 設定値と OPM の動作の関係 287 PCM 291 ADPCM の概要 291
• 2	6-8 COL X 68 FM 2-1 2-2 2-3 2-4 2-5 2-6 2-7 ADI	BG 画面設定&スクロール(S1.C) 252 UMN ▶ CPUのアクセス可能な期間 254 ウンド機構 256 000 のサウンド構成 256 高源 266 OPM の内部プロック 266 スロットの基本構造 263 その他の部分の基本構造 265 OPM のアドレス配置 266 OPM のアドレジスタ 267 OPM のライトレジスタ 267

	3-4 ADPCM データ302
	COLUMN ► ADPCM のアルゴリズム(ADPCM 音声分析の手順)303
•	SCC
	SCC の概要
	1-1 SCC のデータ通信モード308
	1-2 ボーレートジェネレータ
	1-3 データの符号化314
	1-4 DPLL316
	1-5 ローカルループバックとオートエコー機能316
	1-6 割り込み
	1-7 SCC のレジスタ318
0	キーボード/マウス
0 1	キーボード/マウスの概要
2	キーボード / マウァ即浦ギート
	2-1 システムポート# 2 ···································
	2-2 3-7-1-4-1-4
	336
3	キーボードからの入力データ357
₿ 4	キーボードへの出力データ
	4-1 ディスプレイコントロール
	4-2 マウスコントロール信号制御 ······359
	4-3 キーデータ送出許可/禁止361
	4-4 ディスプレイコントロールモード361
	4-5 LED明るさ選択 ·······362
	4-6 本体からのディスプレイ制御の有効/無効選択363
	4-7 OPT.2 キーによるディスプレイ制御許可/禁止363
	4-8 キーリピート開始時間設定
	4-9 キーリピート間隔設定364
	4-10 キーボード LED 制御
5	ディスプレイ制御信号
	キーボードの特殊機能
200	366

	6-1 LEDの明るさ指定366 6-2 LEDチェック367
	OZ CED/I//
,	マウス制御367
	プリンタ
D 1	プリンタインタフェースの概要
	1-1 プリンタ制御タイミング372
2	プリンタ関連ポート373
	2-1 プリンタデータポート374
	2-2 プリンタストローブポート374
	2-3 割り込み信号ステータス374
	2-4 割り込みマスク375
	2-5 割り込みベクタレジスタ375
•	ジョイスティック
0 1	ジョイスティックインタフェースの概要377
• 2	ジョイスティック関連ポート379
	2-1 ジョイスティック# 1/# 2379
	2-2 ジョイスティックコントロール379
	2-3 コントロールワード
•	フロッピーディスクドライブ
• 1	FDD インタフェースの概要
2	FDD の仕様
• 3	FDD インタフェース関連ポート 389
-	3-1 I/O コントローラの FDD 関連ポート
	3-2 OPM (YM 2151) の FDD 関連ポート
• 4	FDC396
	4-1 FDC ステータスレジスタ396

	4-2 FDC のフェーズ遷移 ····································
	4-3 リザルトステータス39
	4-4 トラックフォーマット40
• 5	FDCのコマンド
	5-1 READ DATA コマンド40
	5-2 READ DELETED DATA コマンド
	5-3 READ ID コマンド
	5-4 WRITE ID コマンド
	5-5 WRITE DATA 3725409
	5-6 WRITE DELETED DATA コマンド
	5-7 READ DIAGNOSTIC コマンド
	5-8 SCAN EQUAL/SCAN LOW OR EQUAL/SCAN HIGH OR EQUAL 372 1 412
	5-9 SEEK コマンド ····································
	5-10 RECALIBRATE コマンド
	5-11 SENSE INTERRUPT STATUS コマンド417
	5-12 SENSE DEVICE STATUS コマンド
	5-13 SPECIFY コマンド418
	5-14 SET STANDBY コマンド420
	5-15 RESET STANDBY コマンド
	5-16 SOFTWARE RESET 372542
	5-17 FDC パラメータ/ステータス一覧42
	サンプルプログラム
•	SASI
0 1	CACL CT OWNER
	SASIバスの概要
	1-1 SASIディフクの様式
	1-1 SASI ディスクの構成
	1-1 SASI ディスクの構成
	1-1 SASI ディスクの構成 429 1-2 SASI バス信号 431 1-3 SASI バスのフェーズ遷移 433
	1-1 SASI ディスクの構成 429 1-2 SASI バス信号 431 1-3 SASI バスのフェーズ遷移 433 1-4 SASI のバス動作 436
	1-1 SASI ディスクの構成 429 1-2 SASI バス信号 431 1-3 SASI バスのフェーズ遷移 433 1-4 SASI のバス動作 436 1-5 SASI インタフェースポート一覧 439
	1-1 SASI ディスクの構成 429 1-2 SASI バス信号 431 1-3 SASI バスのフェーズ遷移 433 1-4 SASI のバス動作 436

•	S	CSI					
• 1	SCSI の概要						
	1-1	SCSIバスの構成					
	1-2	SCSIバス信号					
	1-3	SCSIバスのフェーズ遷移					
	1-4	SCSI のバス動作					
• 2	X 68	000 の SCSI インタフェースの概要					
	2-1	SCSI関連ポート、割り込み					
	2-2	IPL-ROM の内容					
	2-3	SRAM の内容466					
	2-4	SCSI 装置のメディアバイト					
	2-5	SCSI デバイスパラメータ					
	2-6	SCSIハードディスクの管理情報469					
	2-7	SCSI コントローラと DMA469					
3	SPC	(SCSIプロトコルコントローラ)					
	3-1	SPC のレジスタ一覧					
	3-2	BDID レジスタ					
	3-3	SCTL レジスタ					
	3-4	SCMD レジスタ476					
	3-5	INTS レジスタ477					
	3-6	PSNS レジスタ					
	3-7	SDGC レジスタ481					
	3-8	SSTS レジスタ481					
	3-9	SERR レジスタ483					
	3-10	PCTL レジスタ					
• 4	SPC	の転送モード					
• 5	SPC	のコマンド					
	5-1	Bus Release コマンド					
	5-2	Select コマンド487					
	5-3	Set ATN コマンド					
	5-4	Reset ATN コマンド488					
	5-5	Transfer コマンド					
	5-6	Transfer Pause コマンド					
	5-7	Set ACK/REQ コマンド					
		Reset ACK/RFQ コマンド					

• 6	SCSI の主要コマンド490				
	6-1	SCSI コマンドの一	般形491		
	6-2	SCSIコマンドのコ	- F493		
	6-3	SCSIの主要コマン	ドの内容493		
.7	ステ	ータスバイト	500		
. 8	セン	スデータ			
. 9	xy	メッセージデータ504			
	9-1	IDENTIFY xyt-	- ジ505		
			505		
. 10	リサン	プルプログラム …	508		
•	-	ステムボ			
. 1	シス	テムポートのアドレ	ノス配置		
•		システムボート#1	517		
		システムポート#2	517		
		システムポート#3	519		
		システムポート#4	519		
	1-5	システムポート#5	520		
	1-6	システムポート#6			
おわ	りに…	521			
参考	文献…	524			
索引		525			

COVER DESIGN Masaki KATSUMATA

メモリマップ


X 68000 の CPU である 68000 には 80X86 のような I/O 空間 はなく, 16 M のメモリ空間があるだけです。ここでは X 68000 で, このメモリ空間をどのように割り振っているか について説明します。

メモリマップ

X 68000 のメモリマップを 20 ページの図 1 に示します。CPU の持つ 16 M バイトのメモリ 空間のうち、0 番地から\$BFFFFF までの 12 M バイト分がメインメモリの領域、\$C 00000 以 降がグラフィック画面やテキスト画面の VRAM や I/O、IPL-ROM の領域となっています。

9 IPLイメージ

68000 という CPU はリセットが解除されると、\$000000 番地と\$000004 番地から SSP(スーパーバイザスタックポインタ)と PC (プログラムカウンタ) の初期値を読み出して、動作を開始します。X 68000 の場合、0 番地側はメインメモリ領域となっていますので、何も細工を



しないと、CPU はリセット直後に DRAM 上の不定のデータを読み出し、暴走してしまいます。そこで、X 68000 では $$0000000 \sim 00 FFFF の 64 K バイトの領域は、電源投入直後やリセットスイッチによるリセット直後にかぎり、IPL-ROM 領域の\$ FF0000 $$ \sim $$ FFFFF の領域がそのまま見え(どちらからアクセスしても ROM の同じ領域が読める)、\$ FF0000 $$ \sim $$ FFFF FF の領域がアクセスされると、この領域が DRAM 領域に切り替わるようにしています。この機構は、電源 ON やリセットスイッチによるリセットがかかったときだけ働くようになっており、RESET 命令などを実行しても、0 番地から IPL-ROM の内容が読めるようにはなりません。

3 メインメモリ

X 68000 は最大 12 M バイトのメインメモリを持つことができます。この領域のうち、0 番 地からの1 Mバイト分は、初代機以来すべての機種で標準装備されています。\$100000 から\$1 FFFFF までの1 Mバイト分は、標準で搭載しているものとオプションになっているものとがありますが、オプションに設定されているものであっても、本体内部で増設できるようになっています。

\$200000 番地以降の分の増設は、XVI以外の機種では拡張スロットにメモリボードを差し込んで行います。XVI は本体内部で 8 Mバイトまで増設できるようになっています。

● グラフィック VRAM

グラフィック VRAM は\$C00000~\$DFFFFF までの2Mバイト分の空間がありますが、 実際に搭載されているメモリは512 K バイトです。X 68000 のグラフィック画面は16 色モード、256 色モード、65536 色モードの3 種類がありますが、いずれの場合にも1 ドットに1 ワード分の領域がとってあります。16 色や256 色モードの場合には、1 ワードのうち、下位の4 ビット/8 ビットだけが使用されるようになっています。このため、実際には512 K バイトしかメ モリがなくても、メモリ空間は実画面の最大サイズ、1024×1024ドット分あるわけです。

ラ テキストVRAM

テキスト VRAM は 512 K バイト分が実装されています。テキスト画面は、1024×1024 ドットの画面が 4 プレーンという構成になっており、グラフィック画面のように無効なビットがないため、メモリ空間上も 512 K バイト分となっています。

・ ラステム 1/0領域

システム I/O 領域には、CRT や FD、FM 音源などの周辺機器制御用のデバイスや、スプライト用のメモリなどが配置されています。

● 7 ユーザ I/O, SRAM

ユーザオリジナルの拡張ボードなどで使用できる領域として、\$EC0000~\$ECFFFFの 64 K バイト分が割り当てられています。この領域はユーザが自由に使用でき、アクセスもユーザモードから行うことができるようになっています。

SRAM はバッテリバックアップされているメモリで、電源を切っても、内容が保持されています。搭載されているメモリのサイズや画面の色の初期値など、システムのセットアップ用のデータを保存するなどの用途に使用されています。

8 CGROM

CGROM (キャラクタジェネレータ ROM) は、英数字、漢字などの文字のパターンが書き込まれているメモリです。X 68000 のテキスト画面はピットマップ方式であり、一種のグラフィック画面ですから、任意の文字パターンを表示できます。CGROM の中には 8×8 、 8×16 、 12×12 、 12×24 のドット構成の英数字と、 16×16 、 24×24 ドット構成の漢字の、計 6 種類の文字パターンが用意されています。

9 IPL-ROM

CPUがリセット直後から実行するプログラムを書き込んでおく ROM です。 X 68000 では空き番地に基本的な入出力サブルーチン (IOCS) などが収められています。 Human 68 Kの初期のバージョンでは、この ROM 内の IOCS を利用していましたが、現在は内容をより洗練した IOCS. X などを RAM 上に読み込んで、そちらを使うようになったため、IPL-ROM は周辺デバイスの基本的な初期設定と FD や HD からの起動処理程度にしか使われていません。



DMA


CPUを介さずにデータ転送を行う DMA は、割り込みでは応答するのが難しい高速なデータ転送や、CPU の処理動作とは独立したデータ転送処理をサポートします。ここでは、DMA の取り扱いについて説明します。

●1 概要

DMAC(ダイレクトメモリアクセスコントローラ)は、メモリや I/O のデータ転送を、CPU になりかわって行う IC です。CPU を介さずに直接(ダイレクトに)データ転送を行うことから、このような名前がついています。通常、CPU には外部からの要求信号によって現在実行中の動作をきりのよいところで中断し、制御していた線(バス)をすべて電気的に切り離し、要求したデバイスにバスを解放する機能があります。もちろん、要求を取り下げれば、CPU は中断していた動作を再開します。DMAC は、この機能を利用してデータの転送を CPU のプログラム実行に影響を与えずに行います(もちろん、データの転送元、転送先、転送する量などは、あらかじめ DMAC に設定しておく必要があります)。

26ページの図1に DMACによる I/O からメモリへのデータ転送動作の例を示します。I/O からデータの転送要求が発生すると、DMAC は CPU にバスの解放要求を行い、データの転送を実行した後、バス解放要求を取り下げるという動作を行います。この動作は純粋にハードウェア的に行われ、CPU がバスを取られる分だけ、プログラムの実行速度が落ちる以外はソフトウェアの動作には何の影響も与えません。

●図·····1 DMAC の動作概要




DMACの動作は、アプリケーションが気づかないところでデータ転送が行われるという点だけを見ると、割り込みによるデータ転送と似ていますが、ソフトウェアによる転送では CPU がどのデバイスからの割り込みであるかの判定やレジスタの待避や復帰などの処理をする時間がかかるのに対して、 DMA による転送では要求が発生した時点で CPU がバスを使っていても、そのサイクルが終了したところで、すぐに転送が開始されるため、要求発生から実際の転送が開始されるまでの時間は DMA のほうが圧倒的に短く、高速のデータ転送が可能です。

X 68000 では、高速なデータ転送を要求される FD、HD、ADPCM に DMA を利用しています。

2 DMACのチャンネル 割り付け

図 2 に X 68000 の DMAC のチャンネルの割り付けを示します。 X 68000 で採用された DMAC (HD 63450) は 4 つのチャンネルを持っており、このうちチャンネル# 0、# 1、# 3 の 3 つがそれぞれ FD、HD、ADPCM に割り付けられています。残るチャンネル# 2 は使用され ておらず、REQ (DMA 転送要求信号)、ACK (応答信号)、PCL (汎用入力信号) などは拡 張スロットに配線されています。このチャンネルはメモリーメモリ間転送や拡張ボードで利用 することができます。

●図·····2 X 68000 の DMAC チャネル割り付け



- *全チャンネルともデュアルアドレスモードで使用する
- * チャンネル #0, #1, #3は、外部転送要求、サイクルスチールモードに設定すること
- *チャンネル#2はユーザ開放(メモリーメモリ転送にも利用可)

9 DMACのレジスター覧

図3に X 68000 に採用された DMAC, HD 63450 の持つレジスタ一覧を示します。

各チャンネルごとに 17個 (GCR は DMAC 全体に関係する設定を行うものなので、チャンネル#3用の空間である\$E 840 FF だけにあります)のレジスタがあります。これらのレジスタのうち、CER はリードオンリー(読み出しのみ)ですが、それ以外のレジスタはすべてリード/ライトとも可能となっています。

これらのレジスタのうち、転送元や転送先のアドレス指定に使用されるのが MAR と DAR、 転送オペランド数を指定するのが MTC です。メモリーI/O 間の転送を行う場合にはメモリア ドレスを MAR で、I/O アドレスを DAR で指定します。

また、BARとBTCは複数プロックの転送機能を利用するときに使用されます。その他のレジスタについては後で説明します。

● **MACの動作モード**


HD 63450 は多くの動作モードを持っています。1オペランド (転送元から転送先への1回分)のデータの流し方で2通り、転送要求の発生方法や一度バスを持ったら一気に転送するか、1回ごとに CPU にバスを返すかといった1ブロック分の転送のモードで8通り、不連続なアドレスへの転送をサポートする複数ブロックの転送機能で3通りの動作モードがあります。

X 68000 では# 0, 1, 3 の各チャンネルは用途が決まっており、設定内容も一部は固定となっていますが、チャンネル# 2 はさまざまな動作モードが選べるようになっていますので、ここでも一通りすべての動作モードを説明しておくことにします。

なお、DMAC による転送はメモリ \rightarrow I/O、I/O \rightarrow メモリ、メモリ \rightarrow メモリ、I/O \rightarrow I/O の 4 通りが考えられますが、話をかんたんにするため、ここでは I/O \rightarrow メモリの転送動作で説明 することにします。

●図……3 DMACレジスター覧


GCR: ジェネラルコントロールレジスタ




0.1 1オペランド分の転送モード

DMACの動作を転送バス上のデータの流れで見ると、データをいったん DMAC 内部に取り込み、次に DMAC から書き込み動作を行うデュアルアドレスモードと、DMAC はメモリアドレスを発生し、データは直接 I/O からメモリに流してしまうシングルアドレスモードに分類できます。それぞれの動作を図4と図5に示します。

●図……4 デュアルアドレスモード (I/O↔メモリ転送) (メモリ↔メモリ)



●図·····5 シングルアドレスモード (I/O→メモリ)



デュアルアドレスモードの場合、DMAC は CPU によるアクセスと同じようにアドレスを与えて I/O からデータを読み取り、メモリへ書き込みを行います。I/O のアドレスとメモリのアドレス、転送回数はそれぞれ DAR (デバイスアドレスレジスタ)、MAR (メモリアドレスレジスタ)、MTC (メモリトランスファカウンタ) で指定します。I/O アドレスとメモリアドレスの2つのアドレスを用いるため、この動作をデュアルアドレスモードと呼んでいます。1回の転送が終わった後、DAR、MAR を変更(増加/減少)するように設定されていれば、自動的に内容の更新が行われます。MTC は、1回の転送が終わるたびに1ずつ減らされていき、0になると転送動作は終了します。

デュアルアドレスモードは、周辺のハードウェアから見れば、CPUによるアクセスとなんら変わりませんので、I/Oとメモリの間だけではなく、メモリーメモリ間やI/O-I/O間の転送も可能です。

シングルアドレスモードの場合、DMAC はメモリアドレスしか発生せず、I/O に対しては ACK 信号でデータ出力を要請します。I/O とメモリは同じデータバスにつながっていますから、このデータはそのままメモリにも届きます。データを I/O が、アドレスと書き込み制御を DMAC が分担することで、1回のバス動作でデータ転送が終了するため、デュアルアドレスモ

ードよりも高速のデータ転送が可能です。

ただ、シングルアドレスモードは、I/Oが8ビット幅でメモリが16ビット幅というように、ビット幅が異なるときには、DMA 転送のときだけ、偶数番地はデータバスの上位8ビットを、奇数番地は下位8ビットを利用するような細工が必要になるため、ハードウェアがやや複雑になります(デュアルアドレスモードのときには、このような処理は DMAC が行ってくれます)。また、シングルアドレスモードでは、その原理上、メモリーメモリ転送は行えません。

X 68000 では、各チャンネルともデュアルアドレスモードを利用するようになっています。

0.2 1ブロック分の転送モード

HD 63450の転送モードを図6に示します。

1ブロック分の転送モードは、要求の発生源に注目すると、転送要求が毎回外部から与えられる外部要求転送モード、DMAC内部で自動的に転送要求を発生するオートリクエストモード、最初のオペランドだけはオートリクエストで、以後は外部要求転送で動作するモードの3種類に分類できます。さらに、これらをバスの使い方で分類することで計8種類の転送モードに分類されます。

●図……6 1プロック分の転送モード


	転送モード	動作の概要
	ホールドなしサイクルスチールモード	要求をエッジで検出する 転送後,次の要求がなければバスを放す
外部要求転送	ホールド付きサイクルスチールモード	要求をエッジで検出する 転送後一定期間バスを持ったまま次の要求 を待つ
	バーストモード	要求をレベルで検出する REQがLowになっている間連続して転送 する
	最大速度	バスを持ったまま,最後まで転送する
オートリクエスト	限定速度	GCRで規定される比率で定期的にバスを解 放する
オート	リクエスト+外部転送要求	転送スタート後、1語目の転送はオートリク エスト。2語目以降は外部要求転送

○・○1 外部要求転送モード


外部要求転送モードは、さらにホールドなしサイクルスチールモード、ホールド付きサイク ルスチールモード、バーストモードに分類されます。それぞれの動作タイミングの概略を図7 に示します。

ホールドなしサイクルスチールモードはもっとも一般的な転送モードで、X 68000 でも、FD、HD、ADPCM のどれも、このモードで利用します。REQ (転送要求) 信号を立ち下がりエッジ (信号の High から Low への変化) でとらえ、転送終了時に次の要求が発生していなければすぐに CPU にバスを返します。


●図……7 外部転送要求モードによる DMA 動作



(A)ホールドなしサイクルスチールモード



(日)ホールド付きサイクルスチールモード



(C)バーストモード

ホールド付きの場合には、転送が終了してもすぐには CPU にバスを戻さず、次の要求がこないかどうか、しばらく様子を見ます。様子を見ている間に次の要求がくれば、ホールドなしの場合のようにふたたび CPU とバスの交換をする手間がかからない分だけ効率がよくなりますが、こない場合にはただよけいな時間がかかるだけになってしまいます。

バーストモードは、REQ信号をレベルで判定し、REQ信号が Low になっている間、連続して転送を行います。要求が発生したら、転送サイズ分だけ一気に取り込むような用途に適したモードです。


0.02 オートリクエストモード

オートリクエストモードでは、DMAC内部のレジスタの転送スタートビットを CPU が '1' にすることで転送が開始されます。転送要求を自分自身で発生させるため、このモードをオート (自動) リクエストモードと呼んでいます。オートリクエストモードには最大速度と限定速度の2種類の動作モードがあります。それぞれの動作タイミングの概略を図8に示します。

最大速度の場合には、いったん転送が開始されると、転送が終了するまで CPU にバスを返しません。データ転送速度は速くなりますが、大量のデータを最大速度で転送すると、長時間 CPU が動けなくなってしまうという問題があります。

これと対照的なのが限定速度モードです。限定速度の場合には DMAC は定期的にバスを

●図……8 オートリクエストモードによる DMA 動作



CPUに返し、バスの使用率があらかじめ設定された値になるように調整しながら動作します。 限定速度での転送速度は当然最大速度よりは劣りますが、CPUが動作しながら転送動作が行 えるため、システム全体としては都合のよいことも多くあります。

0.3 複数ブロックの転送モード

通常、DMA 転送は、コントローラに設定した分(1プロック分)の転送を実行すると動作を終了し、CPUが次の設定を行うまで動作を停止したままになっています。複数プロックの転送が必要な場合には、CPUが DMAC からの割り込みや動作ステータスによって転送終了を検出し、新しい転送アドレスなどを設定する手間がかかります。DMA 転送はこの間止まってしまいますから、複数プロックへの転送が発生することがあらかじめわかっているときには、これはまったく無駄な時間になります。X 68000の DMAC、HD63450は、このような問題に対応して複数のプロックを連続して転送する機能をサポートしています。ただし、この機能では次々に設定できるのは MAR と MTC だけで、DAR は初期設定のまま全転送が終了するまで変更できません(インクリメント/デクリメントが指定されていれば、全転送が終了するまでインクリメント/デクリメントしつづけます)。

HD63450の複数ブロック転送機能は、継続動作、アレイチェイン、リンクアレイチェインの3種類があります。次に、これらの機能を見ていきましょう。

0.01 継続動作モード


継続動作モードは、DMAC が転送を実行している間に、次のメモリアドレス、転送カウンタ、ファンクションコードを BAR、BTC、BFC レジスタに設定する方法です。DMAC は、1 プロック分の転送が終了すると、書き込まれた内容を MAR、MTC、MFC に取り込み、すぐに次の転送を開始します。この時点で CPU は、次のアドレスやカウント値を設定することができるようになります。


0.02 アレイチェインモード, リンクアレイチェイン モード

アレイチェインモードとリンクアレイチェインモードは、メモリアドレスと転送カウンタの データを示すテーブル (転送情報テーブル) をメモリ上に用意しておき、この先頭アドレスを BARに設定しておくと、DMAC 自体が次々に読み取って複数プロックの転送を行うモードです。継続動作モードでは、あくまでも1ブロック分の転送終了ごとに CPU による再設定が必要なのに対し、アレイチェインモードとリンクアレイチェインモードの両モードは、よりインテリジェントな動作モードであるといえます。

アレイチェインとリンクアレイチェインの大きな違いは、転送ブロック情報テーブルの構造 と動作終了条件にあります。各モードの転送情報テーブルの構造を図9に示します。

●図……9 アレイチェインとリンクアレイチェインモードの転送情報テーブル





リンクアレイチェイン

アレイチェインモードでは、各転送情報が連続したアドレスに配置され、DMACのBTCで転送するプロックの数(転送情報テーブルの数)を指定します。1ブロック分の転送が終了するたびにBTCの値は減らされていき、0になると動作終了となります。

リンクアレイチェインモードでは、1ブロック分の転送情報テーブルの後に次の転送情報テーブルのアドレス(リンクアドレス)が書き込まれています。DMACは、このリンクアドレスをたどって次の転送情報を得るわけです。リンクアドレスが0になっていると、転送を終了します。このため、リンクアレイチェインモードではBTCは使用されません。リンクアレイチェインモードは、アレイチェインモードのように転送情報テーブルを連続したアドレスに配置する必要がなく、自由度が高いモードであるといえます。

アレイチェインモードとリンクアレイチェインモードの違いを図 10 にまとめておきました ので参考にしてください。

●図……10 アレイチェインモードとリンクアレイチェインモードの比較

転送モード	アレイ チェインモード	リンクアレイ チェインモード
BARの内容	転送情報テー ブルの 先頭ア ドレス	同左
BTCの内容	転送ブロック の数	(使用されない)
転送情報テー ブルの内容	転送アドレス 転送語数	転送アドレス 転送語数 リンクアドレス
転送終了条件	BTC=0	リンクアドレス

•5

DMACのレジスタの内容

DMAC, HD 63450 は多くのレジスタを持っていますが、設定そのものはそれほどむずかしいものではありません。ここでは DMAC の持つ各レジスタの内容について説明し、具体的な設定方法について解説していくことにしましょう。

なお,説明やレジスタのビット配置は, X 68000 の db. x で見るときに都合のよいように, 別々のレジスタであっても、1ワード単位で読み出すことができるものについてはワード単位 で扱っています。これらのレジスタは読み出しを行うときはワード単位でもかまいませんが、 書き込みはワード単位で行えないものもあります。たとえば、CCR レジスタの STR ビットな どは、ワードアクセスで'1'をセットしようとすると、動作タイミングエラーになってしまいま す。とくに意味のないかぎり、各レジスタごとにアクセスするようにしたほうがよいでしょう。

0-1 CSR, CER

CSR (チャンネルステータスレジスタ) と CER (チャンネルエラーレジスタ) のビット配置を図 11 に示します。

CSR はチャンネルの動作状態や PCL ラインステータスを示すもので、CER はなんらかのエラーが発生したときにエラー内容の詳細を示すために使用されます。

CSR のうち ACT と PCS 以外のピットは、いったん '1' になると、そのピットを '1' にしたデータを書き込むか、リセットがかかるまで '1' のままになります。とくに COC、BTC、NDT、ERR、ACT ピットが '1' になっているときには次の転送動作を行うことができません (動作タイミングエラーになる)ので、使用前にチェックしてクリアするようにしてください。

0·01 COC(チャンネルオペレーションコンプリート)

COC ビットはチャンネルの動作が終了したときに '1' になります。再度, そのチャンネルを使用するときには COC ビットをクリア ('0' にする) しておかなければなりません。クリアせずに次の転送を開始しようとすると, 動作タイミングエラーになります。


0·02 BTC (ブロックトランスファコンプリート)

BTC (ブロックトランスファカウンタ) レジスタと名称が同じなので、混同しないように気をつけてください。本書では、たんに BTC とした場合には BTC レジスタを指し、CSR のBTC ビットの場合には 'BTC ビット' と表記することにします。

BTC ビットは継続動作を行っているとき (CCRの CNT ビットを '1' にしているとき) に MTC が 0 になるとセットされます。つまり、継続動作モードのときに 1 ブロック分のデータが 転送し終わったことを示すのが BTC ビットというわけです。

BTC ビットも、再度 CNT ビットを '1' にして継続動作を再開させる前にクリアしておかな

●図……11 CSR:チャンネルステータスレジスタ CER:チャンネルエラーレジスタ (+ \$00)



旬・03 NDT (ノーマルデバイスターミネーション)

HD 63450 には、DMA 要求を行った I/O デバイスが全データの転送を終了したことを示す ために、DONE 信号ピンが用意されています。NDT ビットは、この信号によって DMA 転送 が終了したことを示す信号です。

NDT ピットも、再度 DMA 転送を行う前にクリアしておかないと、動作タイミングエラーになります。

9.04 ERR (エラー)

なんらかのエラーが発生すると '1' になります。このとき、エラーの内容が CER レジスタに セットされています。

ERR ビットも、次の転送を行う前にクリアしておかないと、動作タイミングエラーになります。

Ø·05 ACT (チャンネルアクティブ)

ACT ビットはチャンネルが動作中であることを示すビットです。CCRの STR(スタート) ビットがセットされ、転送動作が開始すると '1' になり、転送が終了すると '0' になります。 COC ビットと似ていますが、COC ビットがたんにチャンネル動作の終了を表すだけであり、ソフトウェアで '0' にクリアされるのに対し、ACT ビットはチャンネルの動作中だけ '1' になるという点が異なります。

Ø・● 6 DIT(DONE入カトランジッション)

DONE 付きの複数ブロック転送モードが選択されたとき (OCR の BTD ビットを '1' に設定する), DONE 入力によるブロックの転送の中断が起こると '1' になります。

6·07 PCT(PCLトランジッション)

HD 63450 には各チャンネルごとに汎用の入出力ラインとして PCL ピンが用意されています (このピンの機能は DCR の PCL ビットや DCR の DTYP ビットで決められます)。 PCT ビットは、この信号ピンがどのようにプログラムされているかに関係なく、High から Low への変化があると '1' にセットされます。

X 68000 では、チャンネル# 0 の PCL に外部ビデオ信号の垂直同期信号が、チャンネル# 3 の PCL には ADPCM の DMA 要求信号が接続されています。

0.08 PCS(PCLラインステータス)

PCS ビットは PCL ピンの状態がそのまま読み出されます。PCL ピンがどのようにプログラムされているかには関係ありません。PCL ピンが High なら '1'、Low ならば '0' になります。

0.09 ERROR CODE

CSRの ERR ビットがセットされたとき、CER にはエラーの内容を示すデータが入ります。 それぞれのエラーステータスと、発生する要因を次に示します。

1) コンフィグレーションエラー

- チェインモード時に CNT (継続動作指示) ビットがセットされたとき
- ・シングルアドレスモード (DCR の DTYP ビットで指定) 時にデバイスポートサイズ (DCR の DPS ビットで指定) とオペランドサイズ (OCR の SIZE ビットで指定) が一致 していない場合
- ・デュアルアドレスモードで外部転送要求 (OCR の REQG ビット='10' または'11') のとき、デバイスポートサイズを 16 ビット、オペランドサイズを 8 ビットに設定したとき
- · DCR、OCR、SCR の各ピットに未定義の値をセットした場合
- ・デュアルアドレスモードでデバイスポートサイズが 8 ビットのとき以外に、OCR の SIZE ビットに '11' を設定した場合

2)動作タイミングエラー

- ・チェインモードでSTR ビット (CCR レジスタ) と ACT ビット (CSR レジスタ) の両 方ともセットされていないときに CNT ビットをセットした場合
- ・ CSR 中の COC, BTC, NDT, ERR, ACT のいずれかのビットが'1'になっていると きに STR ビットをセットした場合
- STR ビットか ACT ビットが '1' になっている (チャンネルが動作を開始している) ときに DCR, OCR, SCR, CCR, MAR, DAR, MTC, MFC, DFC のいずれかに書き込みを行った場合
 - · BTC ビットと ACT ビットが 'I' になっているときに CNT ビットをセットした場合

3)アドレスエラー

- ワードやロングワードオペランドの転送を奇数番地から行おうとした場合(実際にアクセスが行われた時点でエラーが発生する)
- ・ DMA バスサイクルのときに DMA の CS ピンや IACK ピンを Lowにした場合 (X 68000 ではハードウェアの故障でもないかぎり、このようなことは起こりません)

4) バスエラー

· DMA がバスを使用しているときにバスエラーが発生した場合

5)カウントエラー

- チェインモード以外のときに MTC レジスタに 0 を設定し、STR ビットをセットしたとき (0 バイトの転送を行おうとしたとき)
- ・アレイチェインモードモードで BTC に 0 を設定したまま、STR ビットをセットした場合
- チェインモード、コンティニューモードのときにメモリ (チェインモード時)や BTC (継 続動作モード時)から MTC に ()がロードされたとき

6)強制終了

PCLがアボート入力信号としてプログラムされており、STRビットか ACTビットが'1'
 になっているときにアボート信号を与えた場合

7)ソフトウェアアボート

・STR ビットか ACT ピットが'1'になっているときに CCR レジスタの SAB (ソフトウェアアボート) ビットがセットされたとき

9.2 DCR, OCR

DCR (デバイスコントロールレジスタ)と OCR (オペレーションコントロールレジスタ) のビット配置を 44 ページの図 12 に示します。 DCR は、 DMAC に接続される I/O デバイス の種別や PCL ピンの機能を設定するために、 OCR は DMAC の転送モードを設定するために 使用されます。

0·01 XRM(エクスターナルリクエストモード)

XRM は外部要求転送のときの転送モードを設定するのに使用します。この設定が有効になるのは、OCR レジスタの REQG ビットが '10' か '11' になっているときです。 Human 68 K では、チャンネル#0、1、3 とも '10' (ホールドなしサイクルスチールモード) で使用しています

Ø・Ø2 DTYP(デバイスタイプ)

DMACに接続されている I/O のアクセス方法を設定します。設定値 '00' および '01' はデュアルアドレスモード, '10' と '11' はシングルアドレスモードの動作になります。


'00' は 68000 の信号をそのまま使ったようなデバイスで、CPU でもリード/ライトできるようなものに適用します。メモリはこのタイプに分類されます。X 68000 の場合、内部 I/O もすべてこのタイプですから、通常は '00' 以外を設定することはありません。

'01'の 6800 タイプというのは、モトローラの 8 ビット CPU である 6800 用の周辺デバイス をつないだときに設定するモードです。このとき、DMACの PCL ラインは 6800 タイプのデバイスが動作タイミングを取るための E クロックの入力端子として動作するようになります (PCL ビットによる設定は無視されます)。 6800 ファミリーはかなり古いデバイスということもあり、X 68000 用の拡張ボードなどで使用されることもないと思われます。

'10' と '11' はともにシングルアドレスモードです。 X 68000 では基本的にシングルアドレス モードのサポートはうたっていませんから、拡張ボードで使われることもまずないと思われます。したがって、以下の説明は読み飛ばしてもかまいません。

'10' と '11' の違いは、I/O デバイスと DMAC との間の転送タイミングの取り方にあります。'10' のときには DMAC から I/O に対して ACK 信号を返すことで I/O 側はデータの入

●図……12 DCR: デバイスコントロールレジスタ OCR: オペレーションコントロールレジスタ (+\$04)



出力を行います。'11' は I/O 側の応答が遅く、DMA が出力してくる ACK 信号のタイミングでは間にあわない場合に使用されるモードです。I/O から DMAC に対してデータの入出力準備ができるまで待ってもらう信号(READY 信号)を出力することで、DMAC にウェイトをかけるわけです。DMAC 側では、PCL ラインがこの READY 信号の入力ピンとなります。'11' に設定したとき、PCL ビットによる設定は無視されます。'10' と '11' のどちらに設定するかはハードウェアの作り方で決まります。

0·03 DPS(デバイスポートサイズ)

接続されている I/O が 8 ビットポートであるか、16 ビットポートであるかを決めるビットです。デュアルアドレスモードのときは、DAR (デバイスアドレスレジスタ) でアクセスされる側のデバイスが 8 ビットアクセスしかできないのか、16 ビットアクセスもできるのかを設定することになります。DPS が 0 なら 8 ビットポート、1 ならば 16 ビットポートであることを示します。X モリは 16 ビットポートの扱いになります。

X 68000 の場合, FD, HD, ADPCM はすべて 8 ビットポートです。チャンネル#2 を使ったメモリーメモリ間転送は通常 16 ビットポートに設定して行いますが、256 色や 16 色モードのときのグラフィック画面のように、上位ビットが意味を持たないようなときには 8 ビットポートに設定して転送を行うことができます。

DPS が'0'(8 ビットポート)に設定されており、DAR が変化するように設定しているときには転送先の番地が2番地おきになることに気をつけてください。46 ページの図 13 にメモリから DPS を'0'に設定したデバイスへの転送がどのように行われるかを示します。


DAR の初期値が偶数の場合には上位8ビット、奇数の場合には下位8ビットだけを飛び飛びにアクセスしていくような動作になります。X 68000 のグラフィック画面では16 色や256 色モードのときも1ドットは1ワードであり、上位ビットを無視するようになっているため、DPSを'0'にしてDMA 転送する方法が使えます。

0·04 PCL(ペリフェラルコントロールライン)

DCR の DTYP ビットが '01' (6800 バスタイプ) 以外のときに、DMAC の PCL ピンの機能を設定します。

'00' や '01' に設定したとき, PCL ピンはステータス入力ピンとなります。'01' に設定したときは PCL ピンの立ち下がり (High から Low への変化)で割り込みが発生します。 PCL ピ

●図……13 デバイスポートサイズが 8 ビットのときの転送



ンによる割り込みであることは、割り込み処理ルーチンの中で CSR を読むと、PCT ビットが立っていることから判断することができます。

'10'に設定すると、PCL ピンはチャンネルがアクティブになったことを外部に示す出力信号として動作します。PCL ピンは通常 High レベルですが、チャンネルがアクティブになった後、4クロックサイクルの間だけ Low となります。

'11' に設定されると、PCL ピンは DMA 転送の強制終了 (ABORT) 入力信号ピンとして動作するようになります。この信号によって DMA 転送が終了するとエラー扱いとなり、CSR

の ERR ビットが '1' になり、CER には\$10 (外部強制停止) がセットされます。

Ø·Ø5 DIR (ディレクション)

DMAによるデータの転送方向を設定します。このビットを '0' にするとメモリから I/O への転送, '1' にすると I/O からメモリへの転送を行います。デュアルアドレスモードのときには、'0'にすると MAR (メモリアドレスレジスタ) で示される番地から DAR (デバイスアドレスレジスタ) で示される番地への転送, '1' にすると逆方向への転送になります。

旬・06 BTD(DONE付き複数ブロック転送)

HD 63450 には、複数プロックの転送時に DONE 入力を使ってそのプロックの転送を中断し、強制的に次のプロックの転送に移る、DONE 付き複数プロック転送の機能があります。このビットが '1' になっていると、このモードが選択されます。

9·97 SIZE(オペランドサイズ)

データの転送を行う単位を、バイト (8 ビット)、ワード (16 ビット)、ロングワード (32 ビット) のいずれにするかを設定するビットです。ただし、オペランドサイズが8 ビットのときには、DMAC はバスの使用効率を上げるため、可能なかぎりデータをまとめて転送するパック動作を行いますので、バス上の実際の動作が SIZE の指定どおりになっていないことがあります。


たとえば、SIZEが8ビット、DPSが8ビットに設定されており、転送バイト数が2バイト 以上あり、次にアクセスするメモリ番地が偶数という場合を考えてみます。

この場合、メモリへはワード単位でアクセスできるため、DMAC は I/O アクセスを 2 回、メモリアクセスを 1 回という転送サイクルを実行します。 48 ページの図 14 にパック動作が行われないときと行われた場合の I/O からメモリへのデータ転送の例を示します。パック動作が行われると、I/O から 2 回読み取った後でメモリへ書き込むようにすることでメモリへのアクセスを 1 回分節約するわけです。 逆方向 (メモリから I/O) への転送ならば、メモリからワード単位で読み取った後、I/O へのバイトアクセスを 1 回行い、次の I/O アクセスは先ほど読み出しておいたデータを I/O に転送することで、メモリアクセスを 1 回節約するわけです。

ワードアクセスする側(先ほどの例ではメモリ)のアドレスが奇数であった場合や、ワードアクセスする側のアドレスが変化しないように設定されている (SCRの MACや DACで設定する)場合にはパック動作は行われず、SIZEの設定どおりバイト単位で転送が行われます。

SIZE ビットの '11' の設定は、先ほどの例のような 8 ビットポートとメモリの間のデータ転送時のパック動作を禁止し、必ずバイト単位で I/O とメモリを 1 回ずつアクセスするようにするものです。 X 68000 の DOS、Human 68 K では、チャンネル# 0、# 1、# 3 とも SIZE ビッ

●図·····14 DMAC パック動作の例



0.08 CHAIN(チェイニングオペレーション)

すでに述べたとおり、HD 63450 は複数ブロック転送をサポートする機能として、DMAC 自体がメモリ上の転送情報テーブルを読み取りながら動くアレイチェイニング動作や、リンクアレイチェイニング動作が行えるようになっています。

CHAIN ビットは、このチェイン動作を行わせるか、行わせるのであればアレイチェイン動作にするのか、リンクアレイチェインにするのかを決めるビットです。'00' のときにはチェイン動作は行われません。'10' のときはアレイチェイニング動作、'11' のときにはリンクアレイチェニング動作になります。

Ø・Ø 9 REQG(リクエストジェネレーションメソッド)

1ブロック分の転送モードであるオートリクエスト、外部転送要求などの転送モードを選択するピットです。'00' と '01' はともにオートリクエストで、外部からの転送要求信号が発生しない、メモリーメモリ間転送などに使用されます。'01' のときには最大速度ですから、転送終了までバスを取ったままになりますが、'10' のときには GCR で設定された比率で間欠的に転送を行います。

'10' のときは外部の I/O からの REQ 信号に応答して転送を実行する外部要求転送モードに、'11' のときはチャンネルが動作開始して 1 回目の転送はオートリクエスト、それ以降は外部要求転送で動作します。

DTYP, DPS, SIZE, REQG ビットには設定できない組み合わせがあります。50ページの 図 15に DMAC がサポートしているモードをまとめましたので参照してください。

●図……15 DMAC がサポートするモード

アドレスモード (DTYP)	デバイス ポートサイズ (DPS)	転送要求発生法 (REQG)	オペランドサイズ (SIZE)		
			バイト	ワード	ロングワード
デュアルアドレスモード (DTYP='00'or'01')	8 bit	'00', '01', '10', '11'	0	0	0
	16bit	'00','01'	0	0	0
	16bit	'10', '11'	×	0	0
シングルアドレスモード (DTYP='10'or'11')	8 bit	'00', '01', '10', '11'	0	×	×
	16bit	'00', '01', '10', '11'	×	0	×

〇: 設定可

×:設定不可

DTYP、DPS:DCR(デバイスコントロールレジスタ)中のピット REQG、SIZE:OCR(オペレーションコントロールレジスタ)中のピット

9.3 SCR, CCR


SCR (シーケンスコントロールレジスタ)と、CCR (チャンネルコントロールレジスタ)のビット配置を図 16 に示します。SCR は転送元や転送先アドレスの増減の制御、CCR はチャンネルの動作の開始/停止や割り込みマスクなどを行うのに使用されます。

Ø・Ø1 MAC (メモリアドレスレジスタカウント)

MAC は、DMA 転送のたびに MAR (メモリアドレスレジスタ) の値を増減させるか否かを決定します。MAC が '00' のときは MAR は変化しません。'01' のときには転送が行われるたびに増加、'10' のときには減少します。

シングルアドレスモードのときには、この変化量はオペランドサイズに一致しますが、デュアルアドレスモードのときには DCRの DPS ビットや OCRの SIZE ビットの設定によって変化します。52ページの図 17にデュアルアドレスモードのときの1オペランドの転送ごとのデータ転送の形態やアドレスがどれだけ増減されるかなどをまとめてみました。オペランドサイズがバイト単位のときにはパック動作がからむため厄介なように思えますが、これはDMACが転送効率を上げるために陰でどのように動作するかということであって、CPU 側が気にかける必要はほとんどありません(転送がエラーで終了したときの要因解析を行うときには知っておく必要があるでしょうが)。

●図……16 SCR:シーケンスコントロールレジスタ CCR:チャンネルコントロールレジスタ (+\$06)



Ø・Ø 2 DAC (デバイスアドレスレジスタカウント)

デュアルアドレスモードのときにデバイス側のアドレスを指定する DAR (デバイスアドレスレジスタ) の増減の指定を行うビットです。

Ø・Ø 3 STR (スタートオペレーション)

DMA 転送の開始を指示するビットです。通常は '0' で、このビットを '1' にすると DMA

●図……17 デュアルアドレスモードの動作

デバイスポートサイズ オペランドゥ (DPS) (SIZE)	オペランドサイズ メモリアクセス	デバイスアクセス	アドレス増減量		
			(サイズ)×(回数)	メモリアドレス	デバイスアドレス
8 brt	バイト(SIZE='00')	7-F×1	バイト×2	± 2	+ 4
	7-F(SIZE='01')	7-F×1	バイト×2	+2	± 4
	ロングワード(SIZE='10')	ワード×2	バイト×4	+.4	+ 8
	パックなし パイト(SIZE='11')	バイト×1	バイト×1	±1	± 2
16bit	バイト(SIZE=,00,)	ワード×1	7-F×1	+ 2	± 2
	2- k (SIZE = ,01,)	ワード×1	7-F×1	+ 2	± 2
	ロングワード(SIZE='10')	ワード×2	ワード×2	+ 4	± 4

- *1: バック動作が行われない場合、メモリ、デバイスともバイト×1 アドレス更新分は、メモリアドレスは・1、デバイスアドレスは・2
- *2:パック動作が行われない場合、メモリ、デバイスともバイト×1 アドレス更新分は、メモリアドレス、デバイスアドレスとも・1

転送が開始されます。STR ビットに '0' を書き込んでも動作は停止しません。強制的に終了させたいときは SAB ビットを、一時停止させたいときは HLT ビットを '1' にします。

STR ビットを '1' にするときは、DAC レジスタへのアクセスはバイト単位で行ってください。ワードやロングワードでアクセスすると動作タイミングエラーになります。Human 68K のdb. x の me (メモリエディット) コマンドはリード/ライトともワード単位で行われますので、DMAC にスタートをかけられません。注意してください。

Ø・Ø 4 CNT(コンティニューオペレーション)

複数プロック転送のうちの継続動作を行わせるときに使用するビットです。STR ビットか CSR の ACT ビットが '1' になっているとき (転送動作中のとき) に、次の転送アドレスや転送数、ファンクションコードを、それぞれ BAR、BTC、BFC の各レジスタにセットした後で CNT ビットを '1' にすると継続動作になります。

STR や ACT ビットが '1' になっていないときに CNT ビットを '1' にすると動作タイミングエラーになります。また、チェインモードが指定されているとき (OCR の CHAIN ビットが '10' や '11' のとき) に CNT ビットを '1' にすると、コンフィグレーションエラーになります。

Ø・Ø 5 HLT(ホルトオペレーション)

転送動作中に HLT ビットを '1' にすると,一時的に転送動作を停止します。HLT ビットが '0'に戻ると,中断していた転送動作を再開します。外部要求転送のとき,HLT ビットによって動作を中断していても,次の要求が発生したかどうかのセンスは行っています。

ただし、バースト転送モードのときには HLT ビットが '0' に戻った後、最初の転送が開始 されるまで、I/O デバイスは REQ 信号を出し続けなくてはなりません。

Ø・Ø 6 SAB(ソフトウェアアボート)

'1'にすると転送動作を強制的に終了させます。このとき、CSRのERRビットが'1'になり、CERには\$11 (ソフトウェア強制停止)がセットされます。ERRビットが'1'になったときにSABビットは自動的にクリアされるようになっていますので、SABビットはいつでも'0'が読み出されます。

Ø・Ø 7 INT(インタラプトイネーブル)

チャンネルの動作が終了したり、エラーが発生したときに CPU に対して割り込みをかける か否かを指定します。'1' になっていると割り込み発生を行い、'0' になっていると割り込みを 発生しなくなります。


割り込みの発生する条件は、INTが'1'で CSR レジスタの COC, BTC, ERR, NDT, PCT のいずれかが'1'になったときです。ただし、PCT は、DCR の PCL ビットで割り込み付きステータス入力にプログラムされているときだけ割り込み要因となります。

割り込み発生時の割り込みベクタ番号は NIV(ノーマルインタラプトベクタ) レジスタ, EIV (エラーインタラプトベクタ) レジスタで指定します。ERR ビットが '1' になっているときには EIV が、それ以外のときには NIV の値が使用されます。

0.4 CPR

CPR (チャンネルプライオリティレジスタ) のビット配置を 54 ページの図 18 に示します。

●図·····18 チャンネルプライオリティレジスタ (+\$2D)



CPR は、DMAC の持つ 4 つのチャンネル間のプライオリティ(優先順位)を決定するものです。プライオリティは '00' がもっとも高く、'11' がもっとも低くなっています。複数のチャンネルから同時に要求があった場合、プライオリティの高いほうのチャンネルがサービスされます。

複数のチャンネルに同じプライオリティを設定することも可能です。この場合、同一プライオリティのものどうしの間ではサービスされたものがもっとも低いプライオリティとなり、巡回サービスされるラウンドロビン方式でサービスが行われます。


9.5 MFC, DFC, BFC

MFC(メモリファンクションコード)、DFC(デバイスファンクションコード)、BFC(ベースファンクションコード)のビット配置を図 19 に示します。68000 CPU は、メモリや I/O をアクセスするときにファンクションコードと呼ばれる 3 ビットのステータス信号を外部に出力します。このステータス信号は、今回のアクセスが、ユーザモードでのアクセスなのか、スーパーバイザモードでのアクセスなのか、またデータアクセスなのか、プログラムの読み出しなのか、あるいは割り込みへの応答サイクルなのかといった情報を示すのに使われます。

X 68000 の場合、Human 68 K の本体やワークエリアのある低い番地や VRAM や I/O のある領域をユーザモードからアクセスしようとするとバスエラーが発生しますが、このプロテクション機構は、このファンクションコードを使って行っているのです。

DMAC も CPU に準じ、ファンクションコードを出力できるようになっています。DMAC が出力するアドレスを保持するレジスタは MAR (メモリアドレスレジスタ)、DAR (デバイスアドレスレジスタ)、BAR(ベースアドレスレジスタ)の3本がありますので、ファンクションコードも各レジスタごとに指定できるように3つ用意されています。MAR でアクセスするときに使われるのが MFC、DAR のときは DFC、BAR には BFC が使用されます。継続動作モードのときには、次に使用される MFC を BFC に設定します。

●図……19 MFC/DFC/BFC:ファンクションコードレジスタ (+\$29/+\$31/+\$39)



X 68000 で通常使うときにはファンクションコードは '101', すなわちスーパーバイザデータ (スーパーバイザ状態でのデータアクセス) にしておけばよいでしょう。

9.6 GCR

GCR (ジェネラルコントロールレジスタ) のビット配置を 56ページの図 20 に示します。 GCR は、限定速度で転送を行うときのバスの占有のしかたを制御します。


Ø・Ø1 BT (バーストタイム)

限定速度で動作するとき、限定速度での DMA 転送要求を発生する期間 (オートリクエストインターバル) をクロック数で設定します。オートリクエストインターバルは 2^{BT+4} クロックとなります。

Ø·Ø2 BR (バーストウィズスレシオ)

限定速度で動くときのバスの使用率を決定するビットです。DMACは、CPUが出力するBGACK (バス解放要求受付) 信号を監視して、CPU以外のデバイス (X 68000 では DMAC しかありませんが) がバスを使用している期間が全サイクルの 2^{-(BT+1)} になるように限定速度

●図……20 ジェネラルコントロールレジスタ (+SFF)



*BT、BRともDMAのモードが限定速度オートリクエスト (OCRの下位2bitが'00'になっているとき)になってい るチャンネルの動作にだけ影響する。

での転送を実行します。

いま、BT ビットに '00'、BR ビットに '01' を設定したとします。このとき、オートリクエストインターバルは 16 クロック、バス占有率は 25 パーセントとなります。また、DMAC がバスの使用率のサンプリングを行う期間は 2^{BT+4+BR+1} クロックです。この例ではサンプリング期間は 64 クロックとなります。

DMACは、64 クロックの間、BGACK 信号を監視し、CPU 以外のデバイスがバスを使っている期間を測定します。もし、この期間が 16 クロック以下であれば、次の 64 クロックの期間が始まってから 16 クロックの間、限定速度による DMA 転送要求を発生します。もし、16 クロック以上バスが使用されていれば、次の 64 クロックの間、限定速度による DMA 転送要求を発生しません。このような動作により、長い期間で見ると、CPU 以外のデバイスによるバス占有率は 25 パーセント程度になります。

限定速度でのバス使用率が、転送するチャンネルの使用率ではなく、CPU以外の全デバイスが使っている期間で算出されることに注意してください。限定速度以外に設定されたチャンネルがあまり頻繁に DMA 転送を行っていると、限定速度に設定したチャンネルはいつまでたっても転送が実行できないことになります。

6

Human 68Kの初期設定値

Human 68 K による DMAC の設定値を図 21 に示しますので、DMAC を自分でイニシャライズして使用するときの参考にしてください。Human 68 K は、DMAC のイニシャライズを起動時に行うのではなく、それぞれのチャンネルを使用するときにはじめて行うようです。このため、フロッピーディスクから起動したままの状態でチャンネル# 1 (ハードディスク) やチャンネル# 3(ADPCM)のレジスタを読むと、妙な値が入っていますので注意してください。チャンネル# 0 と# 1 は DMAC からの割り込みを禁止しており、ベクタには80 F が入っています。FD や HD はコントローラ LSI のほうが割り込みを発生するため、DMAC に割り込みを発生させずに使っているわけです。

ベクタ\$0 F の割り込みは非初期化割り込みベクタ番号と呼ばれ、68000 システムにおいて初期化の完了していない I/O デバイスから発生した割り込み番号として予約されているものです (HD 63450 はリセット後、NIV と EIV とともに\$0 F に設定します)。

●図21	Human 68 K	での設定値
- X	Human oo k	

#0	#1	#2	#3
\$80	\$80	\$08	\$80
\$B2	\$B2	\$00	\$32
\$04	\$04	\$00	\$04
\$00	\$00	\$00	\$08
\$0F	\$0F	\$68	\$6A
SOF	\$0F	\$09	\$6B
\$00	\$02	\$03	501
	\$80 \$B2 \$04 \$00 \$0F	\$80 \$80 \$B2 \$B2 \$04 \$04 \$00 \$00 \$0F \$0F \$0F \$0F	\$80 \$80 \$08 \$B2 \$B2 \$00 \$04 \$04 \$00 \$00 \$00 \$00 \$0F \$68 \$0F \$09

*ベクタ番号(

サンプルプログラム

DMACを操作するサンプルプログラムとして、テキスト画面のクリアを行うものと、グラフィック画面の矩形領域への転送を行うものを作成してみました。

サンプルプログラムは GCC や XC でコンパイル可能です。 XC はシャープ純正ですが、実際には生成されるコードの質がよいことなどからフリーソフトウェアの GCC を利用されている方が多いと思われますので、サンプルは GCC 用となっています。 XC では volatile が使用できないので、タイトルの最後にある# define マクロをコメント内から出すか、リスト中のvolatile という文字列を削除してからコンパイルしてください。 GCC を使用する場合には、逆に volatile をつけておかないと、よけいなオプティマイズをされてしまい、動かなくなりますので削除しないようにしてください。

サンプルプログラム作成時に使用したバッチファイルは次のようなものです。

· GCC 用

gcc -O -fomit-frame-pointer -finline-functions -fstrength-reduce %1 %2 %3 % 4 %5 baslib.a iocslib.a doslib.a

· XC 用 cc %1 %2 %3 %4 %5 /W /Y

0·1 DMACによるテキスト画面クリア

DMAC を使用してテキスト画面クリアを行うプログラムをリスト 1 に示します。 SUPER(0);でスーパバイザモードに入った後、テキスト VRAM の先頭番地に 0 を書き 込んでおきます。

DMA 転送は MAR の指す番地から DAR の指す番地への転送で行っています。MAR と DAR をともにテキスト VRAM の先頭番地にあわせ、DAR だけをインクリメントするようにプログラムしておきます。これによって、VRAM の先頭番地のデータがテキスト VRAM 全体に書き込まれるわけです。このサンプルでは先頭番地に 0 を入れていますので、テキスト画面クリアになるわけです。

オペランドサイズはロングワード (32 ビット) にしています。テキスト画面が 256 K

バイトあるのに対し、MTC は 16 ビット (64 K バイト) 分しかないため、オペランドサイズをロングワードにして 64 K×4=256 K バイトを一度に転送するようにしたわけです。

●リスト·····1 DMACによるテキスト画面クリア

```
/*
* リスト1: DMAコントローラによるテキスト画面クリア
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
#include <doslib.h>
struct DMAREG {
   unsigned char csr;
   unsigned char cer;
   unsigned short sparel:
   unsigned char
                  dcr:
   unsigned char
                  OCT:
   unsigned char
                  SCI;
   unsigned char
                  ccr;
   unsigned short spare2;
   unsigned short
                  mtc;
   unsigned char
                  *mar;
   unsigned long
                  spare3;
   unsigned char
                  *dar:
   unsigned short
                  spare4;
   unsigned short
                  btc:
   unsigned char
                  *bar;
   unsigned long
                  spare5;
   unsigned char
                  spare6;
   unsigned char
                  niv;
   unsigned char
                  spare7;
   unsigned char
                  eiv;
   unsigned char
                  spare8;
   unsigned char
                  mfc;
   unsigned short
                  spare9;
   unsigned char
                  spare10;
```

```
unsigned char
                   cpr;
   unsigned short
                   sparell:
   unsigned char
                   spare12;
   unsigned char
                   dfc;
                   spare13;
   unsigned long
   unsigned short
                   spare14;
   unsigned char
                   spare15;
                   bfc;
   unsigned char
                   sparel6;
   unsigned long
   unsigned char
                   spare17:
   unsigned char
                   gcr;
volatile struct DMAREG
                      *dma;
void main():
void dma_setup();
void dma_start();
void wait_complete():
void clear_flag();
void main()
    SUPER(0);
    *(unsigned int *)0xe000000 = 0;
    dma = (struct DMAREG *)0xe84080; /* チャンネル#2を使用する */
    clear_flag(); /* CSRのフラグ類をクリア */
                             /* DMAコントローラ初期化 */
    dma_setup();
                            /* 転送開始
    dma_start();
                           /* 転送終了待ち
    wait_complete();
                            /* フラグ類をクリアしておく
   clear_flag();
void dma_setup()
   dma \rightarrow dcr = 0x08;
    dma \rightarrow ocr = 0x21;
    dma->scr = 0x01:
    dma->ccr = 0x00;
    dma \rightarrow cpr = 0x03;
    dma->mfc = 0x05;
    dma->dfc = 0x05;
```

```
dma->mtc = 0xffff;
  dma->mar = (unsigned char *)0xe00000;
  dma->dar = (unsigned char *)0xe00000;
}

void dma_start()
{
  dma->ccr |= 0x80;
}

void wait_complete()
{
  while(!(dma->csr & 0x90))
    :
}

void clear_flag()
{
  dma->csr = 0xff;
}
```

0·2 グラフィックVRAMへの矩形領域転送(その1)

不連続領域への転送が一度に行えるアレイチェインモードを利用して、グラフィック 画面の矩形領域への転送を行うプログラムを作成してみました(リスト 2)。65536 色モードで画面にグラデーションパターンを書き込んだ後、先頭番地から順にバッファにデータを取り込みます。このバッファ上のデータを矩形領域に転送するような転送情報テーブルを配列上につくっています。転送情報1つで水平1ライン分の転送を行い、これを垂直方向のドット数分だけ並べて転送情報テーブルとしています。転送先のアドレスを順次変化させて、画面上では四角い領域が動いているように見せてみました。

●リスト…… 2 グラフィック VRAM への矩形領域転送(アレイチェインモード)

```
/*
* リスト2:アレイチェインモードによるグラフィック画面の矩形領域転送
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
 * #define volatile
#include (doslib. h)
struct DMAREG {
    unsigned char csr;
   unsigned char cer;
    unsigned short
                   sparel;
    unsigned char
                  der:
    unsigned char
                   ocr:
    unsigned char
                   SCI;
    unsigned char
                   ccr;
                   spare2;
    unsigned short
    unsigned short
                   mtc:
    unsigned char
                   *mar:
    unsigned long
                   spare3;
                   *dar:
    unsigned char
                   spare4;
    unsigned short
                   btc:
    unsigned short
                   *bar;
    unsigned char
                   spare5;
    unsigned long
    unsigned char
                   spare6;
    unsigned char
                   niv;
                   spare7;
    unsigned char
    unsigned char
                   eiv;
    unsigned char
                   spare8;
                   mfc;
    unsigned char
    unsigned short
                   spare9;
                   spare10;
    unsigned char
    unsigned char
                   cpr:
                   sparell;
    unsigned short
                   spare12;
    unsigned char
                   dfc;
    unsigned char
```

```
spare13:
    unsigned long
    unsigned short
                    spare14;
    unsigned char
                    spare15;
    unsigned char
                    bfc;
                    spare16;
    unsigned long
    unsigned char
                    spare17:
    unsigned char
                    gcr:
struct XFR_INF {
    unsigned short *adrs;
    unsigned short length;
) xfr_inf[512];
unsigned short databuf[256*256];
volatile struct DMAREG *dma;
unsigned short src_data;
void main();
void init_screen():
void dma_box();
void dma_setup();
void dma_start();
void wait_complete();
void clear_flag():
void main()
    int i:
    screen (1, 3, 1, 1);
    SUPER(0);
    init_screen();
    for (i = 0; i < 255; i+=4)
        dma_box(databuf, 255-i, i, 511-i, i+256, 0xffff);
void init_screen()
    unsigned short *vram, *buf;
    unsigned int
                  i, h, s, v;
    vram = (unsigned short *)0xc00000;
    for (i=0; i<512*512; i++) {
```

```
s = i & 0x1f:
        v = (i >> 5) & 0x1f;
        h = ((i >> 10) \% 0xc0);
        vram++ = hsv(h, s, v);
    vram = (unsigned short *)0xc00000:
    buf = databuf;
    for (i=0; i<256*256; i++)
        *buf++ = *vram++;
void dma_box(buf, x1, y1, x2, y2, col)
    unsigned short *buf;
    unsigned int x1, y1, x2, y2, col;
    int i, xlen, ylen;
    unsigned short *sadrs;
    xlen = x2-x1;
    ylen = y2-y1;
    src_data = col;
    sadrs = (unsigned short *)0xc00000;
    sadrs += 512*y1+x1;
    for(i=0; i <= ylen; i++, sadrs+=512) (
        xfr_inf[i].adrs = sadrs;
        xfr_inf[i].length = xlen;
    dma = (struct DMAREG *)0xe84080;
    clear_flag();
    dma_setup(buf.ylen+1);
    dma_start();
    wait_complete():
    clear_flag();
void dma_setup(bufadrs, links)
    unsigned short *bufadrs;
    unsigned int
                   links:
    dma->dcr = 0x08;
    dma->ocr = 0x99;
    dma \rightarrow scr = 0x05;
```

```
dma->ccr = 0x00:
    dma->cpr = 0x03;
    dma->mfc = 0x05;
    dma->dfc = 0x05;
    dma->bfc = 0x05;
    dma->btc = links;
    dma->dar = (unsigned char *)bufadrs;
    dma->bar = (unsigned char *)xfr_inf;
void dma_start()
    dma \rightarrow ccr = 0x80;
void wait_complete()
    while(!(dma->csr & 0x90))
void clear_flag()
    dma->csr = 0xff;
```

0·3 グラフィックVRAMへの矩形領域転送(その2)

7-2 で行った矩形領域への転送を、リンクアレイチェインモードを使用するように書き換えたのがリスト3です。リスト2と比較すると、アレイチェインモードとリンクアレイチェインモードの違いがわかると思います。

```
/*
* リスト3: リンクアレイチェインモードによるグラフィック画面の矩形領域転送
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
*/
#include (doslib.h)
struct DMAREG {
   unsigned char
                  CST;
   unsigned char
                  cer;
   unsigned short sparel:
   unsigned char
                  dcr;
   unsigned char
                  ocr;
   unsigned char
                  SCT;
   unsigned char
                  ccr;
   unsigned short
                  spare2;
   unsigned short
                  mtc:
   unsigned char
                  *mar;
   unsigned long
                  spare3:
   unsigned char
                  *dar;
   unsigned short spare4;
   unsigned short btc:
   unsigned char
                  *bar:
   unsigned long
                  spare5;
   unsigned char
                  spare6;
   unsigned char
                  niv;
   unsigned char
                  spare7;
   unsigned char
                  eiv;
   unsigned char
                  spare8;
   unsigned char
                  mfc;
   unsigned short
                  spare9;
   unsigned char
                  spare10;
   unsigned char
                  cpr;
   unsigned short
                  sparell;
   unsigned char
                  spare12;
   unsigned char
                  dfc;
   unsigned long
                  spare13;
   unsigned short
                  spare14;
```

```
unsigned char
                    spare15;
    unsigned char
                    bfc:
    unsigned long
                    sparel6;
    unsigned char
                    spare17;
    unsigned char
                    gcr:
1:
struct XFR_INF {
    unsigned short *adrs;
    unsigned short length;
    struct XFR_INF *link;
1 xfr_inf[512];
unsigned short databuf[256*256];
volatile struct DMAREG *dma;
unsigned short src_data;
void main():
void init_screen();
void dma_box();
void dma_setup();
void dma_start();
void wait_complete();
void clear_flag():
void main()
    int i;
    screen (1, 3, 1, 1);
    SUPER(0):
    init_screen():
    for (i = 0; i < 255; i += 4)
        dma_box(databuf, 255-i, i, 511-i, i+256, 0xffff);
void init_screen()
    unsigned short *vram, *buf;
    unsigned int i, h, s, v:
    vram = (unsigned short *)0xc00000;
    for (i=0; i<512*512; i++) {
        s = i & 0x1f;
        v = (i >> 5) & 0x1f;
        h = ((i >> 10) \% 0xc0);
```

```
*vram++ = hsv(h, s, v);
    vram = (unsigned short *)0xc00000;
    buf = databuf;
    for (i=0; i<256*256; i++)
        *buf++ = *vram++;
void dma_box(buf, x1, y1, x2, y2, col)
    unsigned short *buf;
    unsigned int x1, y1, x2, y2, col;
    int i, xlen, ylen;
    unsigned short *sadrs;
    xlen = x2-x1;
    ylen = y2-y1;
    src_data = col;
    sadrs = (unsigned short *)0xc00000;
    sadrs += 512*y1+x1;
    for(i=0; i <= ylen; i++, sadrs+=512) {
        xfr_inf[i].adrs = sadrs;
        xfr_inf[i].length = xlen;
        xfr_inf[i].link = &xfr_inf[i+1];
    xfr_inf[i-1].link = 0;
    dma = (struct DMAREG *)0xe84080;
    clear_flag();
    dma_setup(buf);
    dma_start();
    wait_complete();
    clear_flag();
void dma_setup(bufadrs)
    unsigned short *bufadrs;
    dma->dcr = 0x08;
    dma->ocr = 0x9d;
    dma->scr = 0x05;
    dma \rightarrow ccr = 0x00:
    dma->cpr = 0x03;
```

割り込み

X68000 ではシステムの状態変化や LSI からのサービス要求 のほとんどは割り込みによって通知されます。ここでは、割 り込み動作の概要や Human 68 K における割り込みベクタ の一覧などについて説明します。


割り込み系統とレベル割り付け

X 68000 の割り込み系統図を 72ページ図1に示します。

X 68000の CPU である 68000 は、割り込みにレベル 1 からレベル 7 までの 7 つの優先順位を与えており、外部回路は、要求する割り込みレベルを CPUの IPL 0、IPL 1、IPL 2 の 3 本の信号線を使って知らせます。レベル 0 は割り込みがない状態を示すのに使用されるため、優先度は 7 レベルまでとなるわけです。 7 つのレベルの割り込みのうち、もっとも優先順位の低いのがレベル 1 で、もっとも高い割り込みがレベル 7 となっています。 CPUのステータスレジスタには 3 ビットの割り込みマスクビットがあり、この値以下の割り込みはマスクされます。 CPU が割り込みを受け付けると、その割り込みレベルが自動的にマスクビットに反映され、優先順位がより高い割り込みだけが入り込めるようになるわけです。ただし、レベル 7 の割り込みだけは例外で、ステータスレジスタのマスクビットによってマスクされません。このことから、レベル 7 の割り込みは NMI(Non Maskable Interrupt)とも呼ばれます。

X 68000では、この7つのレベルを次のように割り振っています。

●図……1 割り込み系統図



・レベル7 (NMI):本体上の NMI スイッチ

・レベル6 : MFP (マルチファンクションペリフェラル)

[CRTC, FM音源、タイマ、キーボードなど]

・レベル5 : SCC (シリアルコミュニケーションコントローラ)

[RS-232C, マウス]

・レベル 4 : 拡張スロット

・レベル3 : DMAC (DMA コントローラ)

[ADPCM, FD, HD]

・レベル 2 : 拡張スロット

・レベル1 : I/O コントローラ LSI

[FD, HD, プリンタ]

1 割り込み動作

68000の割り込み応答動作の概略を 74ページの図 2 に示します。


周辺デバイスが割り込み要求を発生すると、①外部回路で優先順位のデコードを行い、IPL 0~2の3本の信号線で、そのレベルを CPU に通知します②。CPU は割り込みを受け付けると、アドレスバスの下位3ビット (A 1~A 3) に受け付けた割り込みレベルを出力し、同時にファンクションコード (FC 0~FC 2) をすべて 'H' レベルにして割り込みへの応答サイクルであることを示し、周辺デバイスから割り込みベクタを読み出しにいきます③。

周辺デバイスは、データバスの下位8ビットに割り込みベクタを出力し④、DTACK信号で CPUに対して有効な割り込みベクタがデータバス上に乗っていることを示します⑤。CPU は、このベクタを読み取り、割り込み処理ルーチンへの移行を始めるわけです。

周辺デバイスがオートベクタを指定する(DTACK 信号のかわりに VPA 信号をアクティブ にする)と⑥、CPU はベクタの読み出しを行わず、各レベルに応じたデフォルトのベクタである\$19~\$1 F (それぞれレベル1~レベル7に対応する)を使用します。

Human 68 K は、レベル 7 の NMI がオートベクタの\$1 F を使用するほかは、すべて周辺デバイスがベクタを出力するようにして使っています。

●図……2 68000 の割り込み動作



9 例外ベクタ

図 3 に 68000 の例外ベクタと Human 68 K における設定、利用のされ方を示します。これらのベクタのうち、 $\$00 \sim \3 F までは CPU デザインを行ったメーカ(モトローラ)によって子約されている領域であり、周辺デバイスで割り込みベクタとして使用することは禁止されています。 Human 68 K は、 $\$40 \sim \4 F を MFP、 $\$50 \sim \5 F を SCC、 $\$60 \sim \63 を 1/O コントローラ、 $\$64 \sim \6 B を DMAC に割り付けています。

●図……3 例外ベクタの割り当て

ベクタ番号		ベカカニーブルフピッフ	ベクタの割り当て	Human 68K での使用		
10進	16進	ベクタテーブルアドレス	ヘノブの割りヨし	Tidina Took Consens		
0	\$00	\$000000	リセット後のSSPの値			
1	S01	\$000 004	// PC //			
2	S02	\$000008	バスエラー			
3	S03	\$000 00C	アドレスエラー			
4	S04	\$000010	不当命令			
5	S05	\$000014	ゼロによる除算			
6	\$06	\$000018	CHK命令			
7	\$07	S00001C	TRAPV命令			
8	S08	\$000 020	特権違反			
9	\$09	\$000 024	トレース			
10	SOA	\$000 028	ライン1010エミュレータ	SX-Window用SXコール		
11	SOB	\$000 02C	ライン1111エミュレータ	浮動小数点演算		
12	SOC	\$ 000 030		2000		
13	SOD	\$000 034	未使用(将来拡張用)			
14	SOE	\$000 038				
15	SOF	\$000 03C	未初期化割り込み			
16-23	\$10-\$17	\$000 040 ~ 05C	未使用(将来拡張用)			
24	S18	\$000 060	スプリアス割り込み			
25	\$19	\$000 064	レベル1割り込み(オートベクタ時)			
26	SIA	\$000 068	// 2 //			
27	SIB	\$000 06C	// 3 //			
28	SIC	\$000 070	11 4 11			
29	SID	\$000 074	11 5 11			
30	SIE	\$000 078	// 6 //	CONTRACTOR OF THE PROPERTY OF		
31	SIF	\$000 07C	11 7 11	NMIスイッチ		
32 - 39	\$20 - \$27	\$000 080 - 09C	TRAP0~TRAP7命令			
40	\$28	\$000 0A0	TRAP8命命	システム予約		
41	\$29	\$000 0A4	// 9 //	DB. Xのブレークボイント		
42	S2A	\$000 0A8	// A //	POWER OFF/リセット処理		
43	S2B	\$000 0AC	// B //	BREAKキーによるHDOFF等		
44	\$2C	\$000 0B0	// C //	COPYキーによるハードコピー等		
45	S2D	\$000 0B4	// D //	CTRL+Cによるブレークチェックフラグセット		
46	S2E	\$000 0B8	// E //	エラー表示(中止/再実行/無視の選抜		
47	\$2F	\$000 0BC	1/ F //	10CSコール		
48 - 63	\$30 - \$3F	\$000 0C0 - 0FC	未使用(将来拡張用)			
64 - 79	\$40 -\$4F	\$000 100 -13 C	1	MFP		
80 - 95	\$50-\$5F	\$000 140 -17 C		SCC		
96 - 99	\$60-\$63	\$000 180 -18 C	ユーザ用割り込みベクタ	1/0コントローラ		
	\$64 -\$6B	\$000 190 -1AC	CONTRACTOR OF THE PARTY OF THE	DMAC		
	S6C-SFF		J	未使用		

• 4

割り込みベクタ設定ポート

周辺デバイスごとに割り込みベクタを設定するポートを探すのは面倒ですので、図4に各周 辺デバイスごとに割り込みベクタを設定するポートをまとめておきました。

●図……4 割り込みベクタの設定ポート

LSI			アドレス	b)17 b)10						
MFP			SE88017	Р	割)込み要因で変化*				
S	cc		\$E98003/7 (書き込みレジスタ2)							
	СН	NIV	SE84025	P						
	#0	EIV	SE84027	P						
DMAC CH #2 CH #3	СН	NIV	SE84065	P						
	#1	EIV	SE84067	P						
	СН	NIV	SE840A5	P						
	#2	EIV	SE840A7		P					
	СН	NIV	\$E840E5	P						
	EIV	\$E840E7		P	1					
1/0コントローラ		-5	\$E9C003	Р		割り込み要因で変化*2				

P: 任意設定可

* 1:0000: GPIP0

* 2:00:FDC

0001 : GPIP1

01:FDD

0010:GPIP2

10:HD

0011:GPIP3

11:プリンタ

0100:タイマロ

0101:タイマC

0110: GPIP4

0111: GPIP5

1000:タイマB

1001:送信エラー 1010:送信パッファ空

1011:受信エラー

1100:受信パッファフル

1101:タイマA

1110:GPIP6

1111:GPIP7

MFP


タイマや汎用 I/O, シリアルポートなどを 1 チップにまとめ あげた MFP は、キーボードのほか、定周期に発生するタイマ 割り込み、CRTC や FM 音源、RTC のアラーム信号など、雑 多なステータスの取り込みに使用されています。

●1 概要

MFP(マルチファンクションペリフェラル MC 68901) は、カウンタ/タイマ、シリアルポートや汎用 I/O ポートなどを 1 つの LSI の中に入れたものです。78 ページの図 1 に MFP の内部プロック図と X68000 での接続状態の概略を示します。MFP内部は、4 つのタイマ、1 チャンネルのシリアルポート、8 ビット分の汎用 I/O ポートを持っており、X 68000 は CRTC からの割り込みや電源ONの要因判別、キーボードとのインタフェースなどに使用しています。

1 MFPの各機能の割り付け

MFP の持つ各機能を X 68000 ではどのように割り付けているか、かんたんに見ておくこと



にしましょう。

4つのタイマのうち、タイマBはキーボードとの通信を行うシリアルポートの伝送速度を決めるクロックとして使用されていますので、設定や動作モードを変更したりすると、キーボードが使えなくなってしまいます。その他のタイマはハード的には用途は指定されていません。Human 68 K ではタイマCをカーソルの点滅や FDD のモータ停止タイミングの作成などに、タイマDは Version 2.0 以降で疑似マルチタスク動作用として使用しています。

タイマAの制御線である TAI 入力には、CRTC が出力する V-DISP (垂直表示期間) 信号が入っていますので、V-DISP 信号の変化した回数をカウントして、一定回数ごとに CPU に

割り込みをかけるようにしたり、V-DISP信号の周期の測定を行うことも可能です。

MFPのシリアルポートはいくつもの動作モードを持っていますが、X 68000 では接続する 相手がキーボードに限定されていますので、キーボードの通信モードにあわせた設定で使うこ とになります。

GPIP $0\sim$ GPIP 7 の 8 つの汎用 I/O ポートのうち、未使用となっている GPIP 5 以外はすべて入力ポートとして使われています。GPIP 5 は外部でHレベルに固定されていますので、リードすると、つねに '1' が読み出されます。

● 3 MFPのレジスター覧

MFP のレジスタの一覧を 80 ページの図 2 に示します。

MFPのレジスタは\$E 88001~\$E 8802 F 番地に配置されています。レジスタはすべて8ビット長であるため、奇数番地(ワードアクセス時の下位バイト)のみとなります。MFPのレジスタのうち、GPIPの制御に使われるのが\$E 88001~\$E 88005、割り込み制御に使われるのが\$E 88007~\$E 88017、タイマ制御用が\$E 88019~\$E 88025、USART (シリアルポート)制御用が\$E 88027~\$E 8802 F となっています。

MFPのレジスタは、ステータス入力や一部の特殊な機能を持たせたもの以外は基本的にすべてライト/リードとも可能となっています。図の中で斜線が引いてあるビットは未使用です。未使用ビットはリードすると '0' が読み出されます。ライト時は '1', '0' のいずれでもかまいませんが、とくに意味のないかぎり、他の LSI などと同様、'0'にしておくのが普通でしょう。

● **GPIP(汎用I/Oポート)**

GPIP の制御に関係するレジスタのビット配置を 81 ページの図 3 に示します。GPIP の制御用のレジスタは、GPIP, AER, DDR の 3 つがありますが、どれも同じビット配置ですので、図は1つにまとめておきました。

●図……2 MFPのレジスター覧

種別	アドレス	略称	bit 7							bitO	レジスタ名
GPIP 制 御	\$E88001	GPIP	GPIP 7	GPIP 6	GPIP 5	GPIP 4	GPIP 3	GPIP 2	GPIP 1	GPIP 0	汎用1/0レジスタ
	3	AER			G	PIP	同様				アクティブエッジレジスタ
102 1-4	5	DDR			G	PIPE	同様				データ方向レジスタ
	\$E88007	IERA	GPIP 7	GPIP 6	タイマ A	バッファ		バッファ	送信 エラー	タイマ	割り込みイネーブルレジスタA
	9	IERB	GPIP 5	GPIP 4	タイマ C	317 D	-	GPIP 2	-	-	割り込みイネーブルレジスタB
	В	IPRA			IE	RAŁ	同様		1		割り込みペンディングレジスタ
	D	IPRB			IE	RB	同様				割り込みペンディングレジスタ
割り込み制御	F	ISRA			IE	RAZ	同様				割り込みインサービスレジスタ
tha left	\$E88011	ISRB		1	IE	RB	同様				割り込みインサービスレジスタ
	3	IMRA			IE	RAZ	同様				割り込みマスクレジスタA
	5	IMRB			1E	RB	同様				割り込みマスクレジスタB
	7	VR	V7	V6	V5	V4	S				ベクタレジスタ
	SE88019	TACR		-		JAO.	AC3	AC2	AC1	AC0	タイマ A コントロールレジス:
	В	TBCR		_		TAO	BC3	BC2	BC1	BC0	タイマBコントロールレジス:
	D	TCDCR	/	CC2	CC1	CCO	/	DC2	DC1	DCO	タイマC コントロールレジス:
タイマ 制御	F	TADR	D7	D6	D5	D4	D3	D2	D1	DO	タイマAデータレジスタ
	\$E88021	TBDR			Т	ADR	と同れ	ı,			タイマBデータレジスタ
	3	TCDR			Т	ADR	と同れ	*			タイマCデータレジスタ
	5	TDDR			Т	ADR	と同れ	R.			タイマDデータレジスタ
	SE88027	SCR	D7	D6	D5	D4	D3	D2	D1	D0	SYNCキャラクタレジスタ
	9	UCR	CLK	WLI	WLO	STI	STO	PE	E/0	/	USART コントロールレジスタ
USART 制御	В	RSR	BF	0E	PE	FE	F S or B	M/ CIP	SS	RE	レシーバステータスレジスタ
	D	TSR	BE	UE	АТ	END	В	Н	L	TE	トランスミッタステータスレジス
	F	UDR	D7	D6	D5	D4	D3	D2	D1	DO	USARTデータレジスタ

0·1 GPIPレジスタ

GPIP レジスタは、GPIP 0~GPIP 7 の各ビットの状態を読み出したり、出力データを書き込むレジスタです。X 68000 では GPIP 0~GPIP 7 のすべてを入力として使いますので、このレジスタはリードのみとなります。次に各 GPIP ビットに接続されている信号の説明をしておきましょう。

GPIP 7 には CRTC の H-SYNC (水平同期) 信号が接続されています。'1'で CRTC が水 平同期期間であることを示します。

bit 7 bit 0 H-SYNC CIRQ ALARM V-DISP **FMIRQ EXPON** POW SW (GPIP 1) (GPIP 6) (GPIP 4) (GPIP 2) (GPIP 0) (GPIP 7) (GPIP 5) (GPIP 3) RTC(時計)のALARM つねにリ 信号 1: ALARMが 'H'(通常) 0: ALARM 5 'L' EXPON信号の状態 1: EXPON が 'H'(通常) 0: EXPON "L' 本体前面の電源スイッチの状態 1: 電源スイッチ OFF 0:電源スイッチ ON (通常) FM音源ICの割り込み要求信号 1:割り込み要求なし 0:割り込み要求中 CRTCのV-DISP信号の状態 1: V-DISP信号が 'H' (垂直表示期間) 0: V-DISP信号が'L'(// 帰線期間) CRTCの割り込み (ラスタ割り込み)要求信号の状態

●図……3 GPIP, AER, DDRのビット配置(\$E 88001, \$E88003, \$E88005)

CRTCのH-SYNC信号の状態

1: H-SYNC信号が'H'(水平同期期間)

1:割り込み要求なし

0:割り込み要求中

0: H-SYNC信号が'L'

· GPIPレジスタ: 各信号の状態がそのまま読み出せる

・AERレジスタ:各信号ごとに、割り込みを発生させる変化方向を設定する

0:'0'→'1'の変化で割り込み発生 1:'1'→'0'の変化で割り込み発生

・DDRレジスタ:各信号ごとに入力/出力のいずれで使うのかを設定する

0:入力1:出力

GPIP 6 は CRTC のラスタ割り込み信号が接続されています。'0'で CRTC がラスタ割り込み要求を発生していることを示します。ラスタ割り込み機能の詳細は、CRTC の説明の章を参照してください。

GPIP 5 は未使用ビットです。外部でHレベルに固定されているため、GPIP 5 は、つねに'1'が読み出されます。

GPIP 4 は CRTC の V-DISP(垂直表示期間)信号が接続されています。'1'で垂直表示期間 であることを, '0'で垂直帰線期間であることを示します。

GPIP 3 は FM 音源 IC からの割り込み要求信号です。'0'で FM 音源からの割り込み要求が発生していることを示します。

GPIP 2, 1, 0 は X 68000 の電源が ON になる要因が接続されています。X 68000 は,本体正面の電源スイッチによる通常の ON/OFF のほか,拡張スロットのリモート電源 ON 信号や本体背面のリモート端子(この両者は同じ信号として扱われています),RTC(リアルタイムクロック:時計)の ALARM 信号などで電源を入れることができるようになっています。

このため、X 68000 では電源が ON となった要因をソフトウェアで判定できるようにしているのです。本体正面の電源スイッチが ON になっていると GPIP 2 が、拡張スロットやリモート端子が'L' (電源 ON 状態) になっていると GPIP 1、リアルタイムクロックの ALARM 信号が ALARM 状態になっていると GPIP 0 が、それぞれ'0'になります。

0·2 AER(アクティブエッジレジスタ)

GPIPは、どのビットも '0' から '1'、あるいは '1' から '0' への変化で割り込みを発生することができるようになっています。AERは、各ビットごとにいずれの変化で割り込みを発生するかを指定するレジスタです。'1'にすると'0'から'1'への変化で、'0'にすると'1'から'0'への変化で割り込みを発生するようになります。AERの GPIP 3 と GPIP 4 のビットは、タイマの制御信号の割り込みのエッジ設定と兼用になっています。この点については、タイマのところで説明します。

0·3 DDR(データディレクションレジスタ)

GPIP の各ビットごとに入力として使うか、出力として使うかを設定するレジスタです。'1' で出力、'0'で入力となります。

X 68000 では、GPIP はすべて入力ポートとして使いますので、DDR は全ビットとも'0'を設定します。

1 割り込み制御

MFPの割り込み制御に関係するレジスタを図4、図5および図6に示します。

MFPは 16 種類の割り込み要因を持っており、これが8 ビット×2本のレジスタに配分されています。割り込みの優先順位は固定で、GPIP 7 (H-SYNC) がもっとも高く、以下、レジスタのビット並びどおり GPIP 6 (CIRQ)、タイマA……と続き、GPIP 0 (ALARM) がもっとも低くなっています。

●図····· 4 IERA, IPRA, ISRA, IMRA(\$E 88007, \$E 8800 B, \$E 8800 F, \$E 88013)



CRTCのH-SYNC(水平同期信号)による割り込み

・IERA:割り込み発生の許可/禁止を制御する

IPRA:割り込み要求がペンディング(保留)されていることを示す

· ISRA:割り込み要求が処理中(インサービス)である

1:割り込み要求は処理中である
0: "ではない

IMRA:割り込みマスクの制御を行う

1:割り込み要求をマスクしない(割り込み発生可)

●図····· 5 IERB, IPRB, ISRB, IMRB(\$E 88009, \$E 8800 D, \$E 88011, \$E 88015)



CRTCのV-DISP(垂直表示期間) 信号による割り込み

・IERB:割り込み発生の許可/禁止を制御する

· IPRB:割り込み要求がペンディング(保留)されていることを示す

1:割り込み要求はペンディングされている
0: "されていない

· ISRB: 割り込み要求が処理中(インサービス)であることを示す

1:割り込み要求は処理中である
0: "ではない


IMRB:割り込みマスクの制御を行う

1:割り込み要求をマスクしない(割り込み発生可)

0: //

する (// 不可)

●図····· 6 VR (ベクタレジスタ) \$E 88017



Ø·1 IERA/IERB(割り込みイネーブルレジスタA/B)

IERA/IERBは、割り込み発生の許可/禁止を制御するレジスタです。'1'にすると該当する信号による割り込みの発生が許可され、'0'にすると禁止されます。

9·2 IPRA/IPRB(割り込みペンディングレジスタA/B)

IPRA/IPRBは、割り込み要求がペンディング(保留)されていることを示すレジスタです。 IPRA/IPRBは、MFPが割り込み要求のきたことを認識すると'1'となり、CPUに該当する割り込み要求が伝えられた(割り込みベクタを渡した)ときに'0'に復帰します。つまり、'1'が立っている状態は、割り込み要求が発生したものの、まだ CPUに割り込みとして伝わっていないということを示しているわけです。

IPRA/IPRB の各ピットは、IERA/IERB によって割り込みの発生が禁止されたり、CPU が IPRA/IPRB の該当ピットに'0'を書き込むことによっても'0'になります。

9·3 ISRA/ISRB(インサービスレジスタA/B)

該当する割り込みがサービス (処理) 中であることを示すレジスタです。MFPから CPUに対して割り込みが伝えられる (CPUにベクタを引き渡す)と,該当するビットが'1'になり, CPU が該当するビットを'0'にしたデータを ISRA/ISRB レジスタに書き込むと'0'になります。

MFP は、このようなソフトウェアによるサービス終了通知(EOI: End Of Interrupt と呼びます)のほか、自動 EOI モードにプログラムすることもできます。このとき、MFP は CPU にベクタを渡した時点でサービス終了とみなしますので、ISRA/ISRB の該当ビットも即座に'0'に復帰します。

ISRA/ISRBが'0'で IPRA/IPRBが'1'になると、MFP は該当するビットの割り込み要求を行います。つまり、自動 EOI モードの場合には、連続して同一の割り込みが入ってくることも可能であるわけです。

MFPをソフトウェア EOI で動作させるか、自動 EOI で動作させるかはベクタレジスタで 設定します。詳細は、ベクタレジスタの説明を見てください。

9·4 IMRA/IMRB(インタラプトマスクレジスタA/B)

割り込みのマスク制御を行うレジスタです。'1'だと割り込み発生が可能になります。IERA/IERBレジスタとよく似たレジスタです。両者の違いは、割り込みの発生を禁止('0'を設定)している間に新たな割り込みが入ったときに MFP がどのように振る舞うかにあります。

IERA/IERBが'0'になっていると、この間の割り込み要求は完全に無視されます。IMRA/IMRBは、たとえ'0'になっていても、IERA/IERBが'1'になってさえいれば、MFPは割り込み要求を受け取り、IPRA/IPRBの該当ビットを'1'にします。その後、IMRA/IMRBの該当ビットが'1'になった時点で CPU に対して割り込みを発生します。

IERA/IERB は割り込み要求の発生元を抑えてしまうもの、IMRA/IMRB は MFP からの割り込み要求出力を抑えるだけのものと考えるとわかりやすいかもしれません。

0.5 ベクタレジスタ

MFP が CPU に割り込み要求をかけるときに出力する、ベクタ番号の設定などを行うレジスタです。出力される8ビットのベクタのうち、上位4ビットをレジスタのビット4からビット7で設定します。ベクタの下位4ビットは、MFPの割り込み優先度と同じ順序になっており、'1111'がもっとも優先度の高い GPIP 7で、以下、GPIP 6、タイマA……と続き、もっとも優先度の低い GPIP 0 が'0000'となっています。

ベクタレジスタのSビットは、割り込みに対する EOI のモードをソフトウェア EOI とするか、自動 EOI にするかを選択するビットです。

このビットを'1'にするとソフトウェア EOI モードとなり、インサービスレジスタの該当ビットは CPU による割り込み受付後、EOI 処理 (ISRA/ISRB の該当ビットに'0'を書き込む) が行われるまで'1'となり、割り込みがサービス中であることを示すのに使用されます。

Sビットに'0'を設定すると自動 EOI モードとなり, 割り込み要求が CPU に受け付けられた時点で EOI されたものとみなしますので、ISRA/ISRB の各ビットは意味を持たなくなります。

6

MFPは、タイマAからタイマDまでの4つのタイマを持っています。このうち、タイマCと Dは、単純に入力された周波数を 1/N に分周するディレイモード動作しかできませんが、タイ マAとタイマBは、専用の入力端子 (TAI/TBI) を利用して、入力端子の状態が変化する間隔 の測定 (パルス幅測定モード) や、変化の回数のカウント (イベントカウントモード) などを 行わせることもできるようになっています。

0・1 タイマの動作モード


MFPのタイマが持つ動作モードの概略を88ページの図7に示します。図の中で8ビットカウンタとなっているところがCPUによって値を読み書きすることのできるカウンタで、このレジスタのアクセスによって任意の周波数を得たり、経過時間やイベントの回数の読み取りを行います。この各動作モードについて説明しておくことにしましょう。

◎・◎ 1 ディレイモード

ディレイモードは、任意の周波数を得たり、一定周期で割り込みを発生するような用途に使用されるモードです。カウンタがディレイモードにプログラムされると、MFP は8 ビットカウンタのクロックにプリスケーラの出力を接続します。プリスケーラというのは、入力された周波数を固定比率で分周するものです。MFP は、プリスケーラの分周比を 1/4、1/10、1/16、1/50、1/64、1/100、1/200 の中から選択できるようになっています。

X 68000 ではプリスケーラへの入力として 4 MHz のクロックを与えていますので、たとえば、プリスケーラの分周比として 1/100 を選ぶと、8 ビットカウンタには 4 MHz/100=40 kHz のクロックが与えられることになります。クロックが1回入るたびに8 ビットカウンタの値は減っていき、値が\$01 になると、次のクロックパルスでタイマ割り込みを発生させ、さらにタイマ出力端子 (TAO/TBO/TCO/TDO) の状態を反転させます。8 ビットカウンタにはタイマデータレジスタの値が自動的に再ロードされ、ふたたびカウントが始まります。したがって、最終的な分周比は、プリスケーラとタイマデータレジスタにセットした分周比の積になり

●図……7 MFPのタイマの各動作モード



ブリスケーラ: 分周器 ÷4,÷10,÷16,÷50,÷64,÷100,÷200から選択可

ます。

たとえば、プリスケーラとして 1/100 を選び、9 イマデータレジスタに 400 をセットすると、8 ビットカウンタの出力は 4 MHz/ $(400\times100)=100$ Hz となり、10 ms おきに割り込みが発生することになります。9 イマ出力端子はこの周期で反転するわけですから、出てくる周波数はさらにこの半分の 50 Hz となります。

タイマAとタイマBには制御入力として TAIと TBI がありますが、このモードでは使用さ

0・02 パルス幅測定モード

パルス幅測定モードは、TAI/TBI入力が指定されたレベルである期間だけタイマが動くようにすることで、入力された信号のパルス幅(HレベルないしLレベルが続いた時間)の測定が行えるようにしたモードす。このモードは、タイマAとタイマBだけで利用可能です。 X 68000 では TBI 端子はLレベルに固定されてしまっていますので、実際にこのモードが利用できるのはタイマAだけになります。

パルス幅測定モードでは、タイマのスタート/ストップを TAI、TBI 入力で行い、タイマをストップさせたとき、すなわち、測定の完了時に CPU に割り込みをかけることができます。'H'と'L'のいずれのレベルでカウンタスタートとするかは、AER の GPIP 4、GPIP 3 の設定によって決まり、発生する割り込みはタイマAが GPIP 4、タイマBが GPIP 3 の割り込みになります。つまり、タイマAは GPIP 4 の割り込み機構を、タイマBは GPIP 3 の割り込み機構を乗っ取るようなかたちになるわけです。このため、タイマAをパルス幅測定モードにすると GPIP 4 の変化による割り込み発生が、タイマBをパルス幅測定モードにすると GPIP 3 の変化による割り込み発生が行えなくなります。もちろん、この場合でも、GPIP レジスタで GPIP 端子の状態の読み出し/設定(X 68000 では GPIP は読み出し専用ですが)は行えますから、たんなる I/O として利用することは可能です。

AERで'1'が設定されていると、TAI/TBI入力が'H'レベルでタイマがスタートし、'L'レベルになるとストップするとともに CPU に割り込みが入ります(通常、GPIP 用として使っている場合、AERが'1'になっていると、'L'から'H'への変化で割り込み発生となりますが、パルス幅測定モードのときには、'1'にすると、'H'から'L'への変化で割り込みとなりますので注意してください)。

また、パルス幅測定モードは、基本的にタイマスタート/ストップ制御が外部信号で行われるディレイモードと同等ですから、カウントが\$01になった次のカウントクロックでタイマの割り込みも発生します。このとき、タイマにはタイマデータレジスタの値が自動的に再ロードされ、タイマストップ制御が行われるまでカウントを続けます。

測定が終了し、再度パルス幅測定を行う場合、CPU はタイマデータレジスタに値を再書き込みしますが、このとき、制御入力 (TAI/TBI) がアクティブ (AER が'1'なら'H'レベル、'0' なら'L'レベル)になっていないことを確認してください。アクティブなときに書き込みを行うと、カウンタに正しい値がロードされない場合があります。

6・03 イベントカウントモード

このモードも、タイマAとタイマBだけが使用可能です。イベントカウントモードは、TAIやTBIの入力をクロックとして8ビットカウンタを動作させるモードです(当然のことながら、プリスケーラは使用されなくなります)。入力のどちら方向の変化でカウントを行うかは、パルス幅測定モードと同様に、AERのGPIP4/GPIP3で行います。

カウンタの値が\$01 になった後にカウントパルスが発生すると、CPU に対して割り込み(タイマA/タイマBの割り込み)を発生するとともに、タイマカウントレジスタの値が自動的に再ロードされます。

X 68000 では TAI 入力に V-DISP 信号が接続されており、Human 68 K はタイマAをイベントカウントモードで使用しています。

0.2 タイマ関連のレジスタ

タイマ制御を行うためのレジスタは、タイマの動作モードを設定するタイマコントロールレジスタと、8 ピットカウンタの値のリード/ライトを行うためのタイマデータレジスタの2 種類に分類できます。このうち、タイマCとタイマDはディレイモードでしか動作できないこともあって、コントロールレジスタは1本のレジスタに圧縮してしまっています。


0·01 タイマA/タイマ Bコントロールレジスタ

タイマAとタイマBのコントロールレジスタのビット配置を図8に示します。

下位 4 ビットは、それぞれのタイマの動作モードを指定するものです。'0000'のときにはタイマストップとなり、タイマ動作が禁止され、'1000'のときにはイベントカウントモードとなります。下位 3 ビットが'000'以外のときは、ビット 3 が'0'だとディレイモードが、'1'だとパルス幅測定モードが選択されます。

ディレイモードやパルス幅測定モードのときには、下位3ビットでプリスケーラの分周比を 選択します。

ビット 4 は、タイマ出力端子である TAO/TBO の出力を強制的にクリアするためのものです。このビットを'1'にして書き込むと、タイマ出力端子の状態が強制的に'L'レベルになります。この機能によるクリアは CPU による書き込み動作の期間だけ有効で、クリア後、次に8 ビット



●図·····8 TACR.TBCR(\$E 88019,\$E8801B)


カウンタからのカウントアップパルスがくれば、通常動作どおり出力は反転されます。タイマ 出力が'L'の状態から動作開始させたいようなときのためにあると考えればよいでしょう。

0·02 タイマ C & Dコントロールレジスタ

タイマCとタイマDのコントロールを行うレジスタのビット配置を 92 ページの図 9 に示します。タイマDの動作モードの選択をビット 0 ~ビット 2 で、タイマCの制御をビット 4 ~ビット 6 で行います。

この3ビットがすべて'0'のときには、タイマ動作が禁止されます。それ以外のときにはタイマ Cやタイマ Dはディレイモードで動作し、3ビットでプリスケーラの分周比の選択を行います。この設定は、タイマ A/タイマ Bコントロールレジスタのモード設定の最上位ビットがつねに'0'であるとした場合と同じになります。

●図……9 TCDCR(タイマC&Dコントロールレジスタ)



0.03 タイマデータレジスタ

それぞれのタイマごとに1本ずつ、タイマの値のリード/ライトを行うためのタイマデータレジスタが用意されています。タイマはカウントパルスが入るたびに減少していき、\$01 になると、次のパルスでタイマデータレジスタに設定した値が自動的に再ロードされます。

97 USART(シリアルポート)

MFP内蔵の USART (Universal Synchronous/Asynchronous Receiver/Transmit ter)は、全二重の同期通信/非同期通信の両方をサポートしている汎用のシリアルインタフェースです。 X 68000 ではキーボードと接続するように決められているため、キーボードの伝送モード (非同期、2400 bps、スタートビット 1 ビット、データ 8 ビット、パリティなし、ストップビット 1 ビット)にあわせることになります。また、X 68000 では、USART の伝送クロックはタイマBから得るようにしており、外部データに同期させるようなことはできないため、クロックモードも 1/16 以外は選択できません。

このように、X 68000 ではモード選択の余地はほとんどありませんが、一応どのような働きをするものなのかを知っておいたほうがよいと考え、MFPの USART の持つ機能を一通り説明しておくことにします。

0·1 SCR(SYNCキャラクタレジスタ)

同期転送モード時、USART は SCR に設定されたデータが受信されるまで待ち続けます。 また送信時には、送信データが書き込まれず、アンダーラン状態になると、自動的に SCR に設定されたキャラクタが送信されます。SCR への設定は、UCR の WL ビットで設定したデータ 長 (パリティが有効のときにはデータ長+1) 以上のビットは無効となり、'0'として扱われる ため、SCR への設定は、必ず UCR の WL ビットを設定した後で行わなくてはなりません。

また、データ長が8ビットのとき以外は、USART はパリティを自動的には付加しませんので、ユーザ側でSYNCキャラクタにパリティを付加したデータを SCR に設定しなくてはなりません。

X 68000 では USART を非同期モードで使用しますので、SCR は無視してかまいません。

0.9 UCR(USARTコントロールレジスタ)

USART の動作モードを決めるレジスタです。UCR のピット配置を 94 ページの図 10 に示します。


0.01 CLK

送受信速度を入力クロック周波数と同一にするか,送受信速度を入力クロック周波数の 1/16 にするかを決めます。'1'に設定すると 1/16、'0'に設定すると同一となります。

1/16 モードのときには、USART は入力されたデータからスタートビットを見つけ、自動的にデータビットの中心をサンプリングしながらデータを取り込みます。パソコン通信などで使われるモデムとパソコン本体の通信などは、このモードで行われています。X 68000 でも、キーボードとの通信はこのモードで使用します。入力クロックはタイマBの出力クロックですから、タイマBの出力周波数は 2400 (bps) × 16 = 38400 Hz になるようにします。

送受信クロックが入力クロックと同一の場合, USART はクロックに同期して無条件にデー

●図……10 UCR (USART コントロールレジスタ) \$E88029



タを取り込むため、データとクロックが完全に同期していないとデータが化けてしまいます。 このため、このモードを選択したときにはデータとともにクロックも接続しておくか、受信さ れたデータから同期したクロックを生成するような外部回路が必要になります。 X 68000 で は、クロックは MFP のタイマBに接続されていますので、このモードは選択できません。

0.02 WL

1キャラクタのデータ長を設定します。'00'だと8ビット,'01'で7ビット,'10'だと6ビット,'00'のときには5ビットとなります。X 68000では、キーボードのデータ長が8ビットですから、'00'を設定することになります。

0.03 ST1, ST0

スタートビット、ストップビットの長さ、同期/非同期モードの選択を行います。'00'を設定すると同期モードとなり、スタートビット、ストップビットとも0になります。'00'以外の場合

は非同期モードとなります。このうち、設定値'10'、すなわちスタートビット1ビット、ストップビット 1.5 ビットのモードは、CLK が1のとき (1/16 モードのとき) だけ設定可能です。 X 68000 のキーボードは、スタートビット、ストップビットとも1 ビットですから、このビットは'01'を設定することになります。

0.04 PE

パリティを有効とするか、無効とするかを選択します。'1'を設定するとパリティが有効となります。受信時にはパリティチェックが行われ、送信時にはデータの後にパリティビットが自動的に付加されます。ただし、8ビット以下のSYNCキャラクタに対しては、PEが'1'になっていても、パリティビットは付加されません(データには必ず付加されます)ので注意してください。

0.05 E/O

パリティを偶数パリティとするか、奇数パリティとするかを選択します。'1'のときは偶数パリティ, '0'のときには奇数パリティになります。


0·3 RSR(レシーバステータスレジスタ)

RSR は、受信ステータスの読み出しや、レシーバのイネーブル/ディセーブルの制御などを 行うレジスタです。RSR のビット配置を 96 ページの図 11 に示します。

0.01 BF

BF(バッファフル)ビットは、受信バッファにデータが入っているか否かを示すビットです。 受信バッファにデータが入っていると'1'になり、UDR(USART データレジスタ)を CPU が 読み出し、バッファのデータを引き取ると'0'になります。.

●図……11 RSR (レシーバステータスレジスタ) \$E8801B



1: 受信パッファにデータが入っている

0: 受信バッファは空

0.02 OE

OE(オーバーランエラー) は、受信バッファに入ったデータが CPU によって引き取られないまま、次のデータが入ってきてしまった場合に発生します。新しく入ってきたデータは捨て

られます。OE ビットは、オーバーランエラー発生後、受信バッファに入っているデータが読み出された時点で'1'になり、RSR レジスタを読み出すと'0'になります。

0.03 PE

PE (パリティエラー) は、受信されたデータから計算したパリティと、受信されたパリティが一致しないと発生します。エラーが発生すると'1'に、エラーのないデータが受信されると'0'になります。

0.04 FE

FE (フレーミングエラー) は非同期モードのときだけ有効です。\$00 以外のデータを受信した後、ストップビットが見つからないとフレーミングエラーが発生し、FE ビットが'1'になります。正常なデータが受信できると'0'に復帰します。

0.05 F/S or B

F/S or B (ファウンド/サーチまたはブレーク) ピットは、同期モード、非同期モードの別によって機能が変わります。

同期モード時には、'0'を書き込むとワードサーチモードになり、SCR レジスタの内容と一致するデータが受け取られるまで待ちます。SYNC キャラクタと同じデータが受信されると'1'になり、CPU に知らせるため、受信エラー割り込みを発生します。

非同期モードのときには、データラインがブレーク状態になったことを検出したときに'1'となるステータスピットになります。ブレーク状態は、データラインが'0'のままになっている状態で、ストップピットの見つからない\$00 のデータと考えることができます(\$00 以外のときにストップピットが見つからないとフレーミングエラーになります)。

F/S or B ビットは、\$00 以外のデータが受け取られ、RSR が読み出されると、'0'に復帰します。

0.06 M/CIP

M/CIP (マッチ/文字処理中) ビットも、同期モード、非同期モードの別によって機能が変わります。

同期モードの場合、SYNC キャラクタと同じデータが受信バッファに入ったときに'1'になり、一致しないキャラクタが受信バッファに入ると'0'に復帰します。

非同期モードの場合,スタートビットが見つかると'1'になり,ストップビットが見つかると'0'に復帰するようになります。

0.07 SS


SS(シンクロナスストップ) ビットは、SYNC キャラクタを受信するか否かを決めるビットです。SS ビットが'0'になっていると、SYNC キャラクタと一致するデータは受信バッファには入らず、当然、バッファフルにもなりません。

0.08 RE

RE (レシーバイネーブル) ビットは受信動作のイネーブル/ディセーブルの制御を行います。 RE ビットを'0'にすると、受信動作は中止され、RSR の各ステータスピットは'0'になります。' 1'になると受信動作はイネーブルとなりますが、このとき、受信クロックが供給されていなければなりません。

0·4 TSR(トランスミッタステータスレジスタ)

TSRのビット配置を図 12 に示します。TSR は、送信状態や送信動作モードの設定を行うレジスタです。



●図……12 TSR(トランスミッタステータスレジスタ)

1:送信パッファが空になっている 0: // にデータが入っている

0:正常動作

0.01 BE

BE(バッファエンプティ)ビットは、送信バッファが空になっていることを示すビットです。 送信バッファが空になると、BE ビットは'1'になり、UDR (USART データレジスタ) にデータが書き込まれると、BE ビットは'0'に復帰します。

0.02 UE

UE (アンダーランエラー) ビットは、送信バッファにデータが書き込まれないまま、最後のデータが送信し終わってしまった場合に発生します。TE ビットによって送信をディセーブル

したり、TSR レジスタを読み出すと、UE ピットはクリアされます。

0.03 AT

AT (オートターンアラウンド) ビットが'1'になっていると、最後のデータの送信が終わった時点で自動的にレシーバがイネーブルになります。送信が終了した時点で、このビットは自動的に'0'になります。

0.04 END

データが送信されているときにトランスミッタをディセーブルする (TE を'0'にする)と、データの送信が終了した時点で END (送信終了) ビットが'1'になります。トランスミッタがイネーブルされると、END ビットは'0'に復帰します。

0.05 B

B (ブレーク) ビットは、非同期モードのときだけ有効です。非同期モードのときに B ビットを'1'にすると、現在送信中のデータが送信し終わった後で送信データラインをブレーク状態にします。B ビットを'0'にすると、ブレーク状態は中止され、通常状態に復帰します。このビットが'1'になっている間、BE ビットが'1'になることはありません。

0.06 H, L

H, L(High/Low) ビットは、トランスミッタをディセーブルにしたときの送信データラインの状態を決めるものです。'00'のときはハイインピーダンス、'01'のときは'L'レベル、'10'のときは'H'レベルになります。'11'のときは少し特殊で、ループバックモードという一種の自己診断モードに入ります。このモードのとき、受信データラインと受信クロックラインが MFP内部で送信データラインと送信クロックラインに接続され、送信したデータがそのまま受信される折り返し試験が行えます。通常、このビットには'10'を設定しておくとよいでしょう。

0.07 TE

TE (トランスミッタイネーブル) ビットは送信動作の許可/禁止を制御します。TE ビットが'1'になっていると、送信動作がイネーブルとなり、データの送信が行えるようになります。

0.5 UDR(USARTデータレジスタ)

UDR はデータの受け渡しを行うレジスタです。ここに書き込まれたデータは、送信ラインを使って送出され、受信されたデータはこのレジスタを通して CPU に受け取られます。

MFPの初期設定

MFPの各レジスタの設定値の一覧を 102ページの図 13 に示します。'1'あるいは'0'となっているピットは、その設定値で固定であることを、Pは設定を変更できるピットを、Xは読み出し専用のピットや、書き込み時'1'と'0'のいずれであってもかまわないビットを示しています。システム設定値のデータは、Human 68 K を起動した後で読み出した設定値です。タイマデータレジスタは変化しているので、10 万回ほど連続して読み出したときの最大値を表に記入し

ておきました。

●図·····13 MFP の設定値

アドレス	bit7							bitO	システム設定値	レジスタ名
\$E88001	X	X	X	X	X	X	X	Х	_	GPIPデータレジスタ
SE88003	0	0	X	P	X	1	X	X	\$06	アクティブエッジレジスタ
SE88005	0	0	0	0	0	0	0	0	\$00	データディレクションレジスタ
SE88007	P	P	P	1	1	P	P	0	\$18	割り込みイネーブルレジスタA
\$E88009	P	0	P	P	0	1	0	0	\$3E	割り込みイネーブルレジスタB
\$E8800B	X	X	X	X	X	X	X	X		割り込みペンディングレジスタA
\$E8800D	X	X	X	X	X	Х	X	X	0-01	割り込みベンディングレジスタB
\$E8800F	X	X	X	X	X	X	X	X		割り込みインサービスレジスタA
\$E88011	X	X	X	X	X	X	X	X		割り込みインサービスレジスタB
\$E88013	P	P	P	1	1	P	P	0	\$18	割り込みマスクレジスタA
\$E88015	P	0	P	P	0	1	0	0	\$3E	割り込みマスクレジスタB
\$E88017	P	P	P	P	P	X	X	X	\$40	ベクタレジスタ
\$E88019	0	0	0	0	1	0	0	0	\$08	タイマAコントロールレジスタ
\$E8801B	0	0	0	0	0	0	0	1	\$01	タイマBコントロールレジスタ
\$E8801D	0	P	P	P	0	P	P	P	\$77	タイマC& Dコントロールレジスタ
\$E8801F	P	P	P	P	P	P	P	P	\$01	タイマAデータレジスタ
\$E88021	0	0	0	0	1	1	0	1	\$0D	タイマBデータレジスタ
\$E88023	P	P	P	P	P	P	P	P	\$C8	タイマCデータレジスタ
\$E88025	P	P	P	P	P	P	P	P	\$14	タイマDデータレジスタ
SE88027	0	0	0	0	0	0	0	0	\$00	SYNCキャラクタレジスタ
\$E88029	1	0	0	0	1	0	0	X	\$88	USARTコントロールレジスタ
\$E8802B	X	X	X	X	X	X	0	P	\$01	レシーバステータスレジスタ
\$E8802D	X	X	P	X	P	1	0	P	\$81	トランスミッタステータスレジスタ
\$E8802F	X	X	X	X	X	X	X	X		USARTデータレジスタ

X …読み出し専用/任意のデータで可 P…必要に応じて設定変更可

数値演算プロセッサ

数値演算プロセッサは浮動小数点演算を実行するLSIで、レイトレーシングなど実数演算の多い用途で処理速度を大幅に向上することができます。ここでは、数値演算プロセッサの具体的な使用方法などについて説明します。

●1 概要

数値演算プロセッサは数値演算,とくに CPU が苦手とする浮動小数点演算を高速に実行する LSI です。 X 68000 では、数値演算プロセッサとして 68000 ファミリーの MC 68881 をオプションで搭載できるようにしています。搭載する形態は、XVI 以前の機種では拡張ボード (CZ-6 BP 1)、XVI 以降は本体内部の専用ソケットに挿入、と異なっていますが、ソフトウェアから見た場合にはまったく同じものとなっています。


68881 は、もともと 68020 と直結し、コプロセッサとして使うのが本来の姿なのですが、 68000 などの他の一般的な CPU と接続することもできるようになっています。X 68000 では、 68881 の、この機能を利用して、周辺 I/O デバイスとしてアクセスするようにしています。 68020 の場合には、CPU がコプロセッサ専用の命令を解釈し、68881 とのこまごまとしたやり とりをすべて自動的にこなしてくれるのですが、X 68000 のような使い方の場合には、このあ たりの操作をすべてソフトウェアで行わなくてはならないため、扱いが少々面倒になっていま す。この章では、まず、68881 内部の演算処理機能や演算命令の説明などを行い、最後に 68881 との細かなやりとりの方法を説明していくことにします。

2

68881の内部レジスタ

68881の内部レジスタの一覧を図1に示します。これらのレジスタへのアクセスは、あくまでも演算命令やデータ転送命令などを利用して行われるものであり、CPUから見て、あるアドレスに直接配置されるものではありませんので注意してください。

●図……1 68881 の内部レジスタ



FP0~FP7: 浮動小数点データレジスタ

FPCR: コントロールレジスタ FPSR: ステータスレジスタ FPIAR: 命令アドレスレジスタ

0·1 FPn

FP 0 から FP 7 の 8 本の 80 ビット長のレジスタは浮動小数点データレジスタです。68881 の演算処理などは、これらのレジスタを使用して行います。8 本のレジスタは、まったく同等のものであり、あるレジスタだけが特殊なものとして扱われるようなことはありません。ちょうど CPU のデータレジスタ (D 0~D 7) に相当するようなものと考えればよいでしょう。

9.2 FPCR, FPSR, FPIAR

FPCR は、68881 が発生する例外的なイネーブル/ディセーブルの制御、演算結果の丸め処理の指定などを行うものです。FRCR の PREC ビット (図2) によって、丸め精度を単精度や倍精度に変更できる機能は、あくまでも拡張精度での演算が行えない他の計算機との互換性を維持するためのものであり、演算速度も、拡張精度のときよりもかなり落ちてしまいますので、通常拡張精度以外を指定する必要はないでしょう。

FPSRは、演算エラーやオーバフローなどが起こってしまったときに、状況の解析や後始末を行う際に有効なステータスや除算命令の商データなどが格納されます。

FPSRのコンディションコードバイトは演算命令の終わりでセットされるものです。107ページの図3に示した各条件が成立すると'1'になります。

商バイトは、モジュロ (FMOD) 命令や IEEE 剰余 (FREM) 命令を実行したときにセットされます。


例外ステータスバイトは、最後に行われた浮動小数点演算やデータ転送で発生したエラーや オーバフローなどの例外状態を示すために使用されます。

アクルード例外バイトは、IEEEで規定されている5種類の例外ビットが入っています。この各ビットは例外ステータスバイトから生成されますが、例外ステータスバイトが演算のたびにセット/リセットされるのに対して、アクルード例外バイトは発生した条件が OR されていきます。これにより、一連の演算処理の前にアクルード例外バイトをクリアしておき、終了後に0のままになっているかどうかをチェックするだけで、一連の演算がすべて問題なく行われたかどうかを知ることができます。


FPIAR は、実行された最後の浮動小数点命令のアドレスを保持するものです。このレジスタは 68020 と直結した場合に、割り込みによって中断された演算処理の実行を、割り込み処理の終了後に再開するために使用されるものです。 X 68000 の場合のように 68881 を I/O デバイスとして接続したときにはあまり意味がないレジスタですが、アクセスすることは可能です。

FPCR と FPSR の詳細を図2と図3に示しますので参考にしてください。

●図……2 FPCR (コントロールレジスタ)



●図……3 FPSR (ステータスレジスタ)




3 68881が扱えるデータ フォーマット

68881 が外部とのやりとりで扱うことのできるデータフォーマットを図4に示します。

68881 の内部演算自体はつねに拡張精度で行われており、また、浮動小数点データレジスタには FPCR で指定した丸め精度でデータが格納されています。内部で保持している精度と指定

●図……4 68881 が扱うことができるデータのフォーマット



された型が異なる場合、68881 は自動的に型変換を行います。つまり、外部から転送されたデータは必ず内部で拡張精度に変換され、外部に転送するときには拡張精度から指定された型に変換された後、転送動作が行われるわけです。

各フォーマットの横のカッコの中に書いてあるアルファベットは、その型の略称としてメーカであるモトローラが推奨しているものです。68000のアセンブラで'MOVE.B'のように型指定を行いますが、それと同じようなもので、たとえば、単精度実数の転送では、'FMOVE.S'のように記述します。

❸・1 実数データのフォーマット

バイト、ワード、ロングワードの各整数型は、すべて 68000 CPU で扱われる整数データと 同じですので、とくに説明はいらないでしょう。

単精度, 倍精度, 拡張精度の各実数フォーマットはすべて IEEE 規格に準じています。ただし, 拡張精度のうち, ビット 64 からビット 79 までの 16 ビットはつねにゼロであるため, 68881 内部では省略され, 80 ビットデータとなっています。


10 進数で実数を表現するとき、 7.2×10 の3乗といったように、整数部分を1桁として表現しますが、IEEE による2進数の実数表現も、これと同じように整数部分を1桁にした仮数部と指数部に分けて表します。10 進数の場合には、整数部分には1 から9 までの数値がきますが、2 進数では1 にしかなりえません。小数部分を仮りにf、指数をeで表せば、 $1.f\times2^e$ という表現になるわけです。

単精度実数と倍精度実数では、この無駄な整数部分を省略し、データ中には小数部分だけを 格納しています。拡張精度実数では、64 ビットの仮数部の最上位ビットが整数部分で、上位か ら2桁目以降が小数部分として扱われます。

指数部分は正、負いずれの場合も存在しますので、表せるデータの半分あたりの値にオフセットをかけています。たとえば、単精度実数なら、指数部は8 ビットありますので、\$7 F(127) だけ足した値が格納されます。指数部が20なら指数データは\$7 F, 21なら\$80, 2-3なら\$7 C となるわけです。

各実数フォーマットにおける実数の表現を 110 ページの図 5 にまとめておきましたので参考にしてください。図中、正規化数とあるのが通常の浮動小数点データの表現です。非正規化数というのは、値の絶対値があまりにも小さくなり、アンダフローを起こす限界のときの値で、指数部分が 0、仮数部の整数データが 0 となっているデータの扱いを示しています(仮数部の小数データもすべて 0 になっていると、ゼロを示すことになります)。通常、単精度や倍精度の場合、仮数部分の整数はつねに 1 として扱いますが、指数が 0 のときには、例外として整数部

●図……5 実数のフォーマットのまとめ



			単精度	倍精度	拡張精度	
e		s	1	1	1	
		e	8	11	15	
		u	_	-	16	
各フィール	ドのピット長	i.	-	-	1	
		f	23	52	63	
		計	32	64	96	
	と数の表現 化数の表現		(-1)3×1.1×2°-127 (-1)3×0.1×2-128	$(-1)^{5} \times 1.1 \times 2^{e-1023}$ $(-1)^{5} \times 0.1 \times 2^{-1022}$	$(-1)^{5} \times_{1}.1 \times 2^{6-16383}$ $(-1)^{5} \times_{0}.1 \times 2^{-16383}$	
表現可能な 正規化数最大 数の絶対値 // 最小		3.4×10 ³⁸ 1.2×10 ⁻³⁸	1.8×10 ³⁰⁷ 2.2×10 ⁻³⁰⁸	6 × 10 ⁴⁹³¹ 8 × 10 ⁻⁴⁹³³		
(概数)	非正規化数量	長小	1.4×10 ⁻⁴⁵	4.9×10 ⁻³²⁴	9×10 ⁻⁴⁹⁵²	

分が0であるという扱いで数値を表現しますので注意してください。

0⋅2 特殊な実数データ


実数演算を行っていると、特殊な条件への配慮不足や、数学的には問題がなくても、68881が表現できるデータの範囲に限界があるために結果が0や無限大といったものになる場合があります。これらを通常の正規化数、先ほど説明した非正規化数とともに図6にまとめておきました。

最後の NAN というのは Not A Number の頭文字をとったもので、無限大÷無限大など、 数学的に意味を持たない演算を行った場合に 68881 が演算結果として返すものです。


◎・3 68881内部のデータフォーマット

68881 内部での演算処理途中の結果は図7のようなフォーマットとなっています。演算を繰り返したときの精度落ちを防ぐため、仮数部分は拡張精度の 64 ビットに対して 67 ビットとな

●図……6 特殊な実数データのフォーマット



●図……7 68881 内部での演算途中のフォーマット



っており、また乗算命令実行時のオーバフローやアンダフロー検出などを容易にするため、指数が17ビット用意されています。

• 4


68881とのインタフェース

68881と X 68000のコミュニケーションをとるためのレジスタ一覧を 112ページの図 8 に

示します。これらのレジスタは、68020 が数値演算プロセッサやメモリマネジメントユニットなどの各種のコプロセッサとコミュニケーションをとるために規定した CIR (コプロセッサインタフェースレジスタ) の規定にもとづいています (一部不要なレジスタは省略されています)。

68881 が 68020 と直結された場合には、これらのレジスタとのやりとりは CPU である 68020 が自動的に行うため、プログラマがレジスタの存在を意識する必要はありませんが、 X 68000 の場合には、68881 を I/O デバイスとして接続していますので、CPU になりかわってソフトウェアでこれらのレジスタをコントロールする必要があります。このため、演算のパフォーマンスはどうしても直結した場合よりも落ちますが、I/O デバイスとしているため、複数の 68881 を同時にコントロールすることも可能となります。シャープ純正の数値演算プロセッサボード CZ-6BP1 では、ピン設定によって2種類のアドレスを選択することができるようになっています。レジスタのアドレスは、標準設定では\$E9E000~\$E9E01F、ピン設定の変更で\$E9E080~\$E9E09F となります (Human 68 K で使用される浮動小数点演算ドライバでは、このうち標準設定側しかサポートされていません)。

●図……8 CIR (コプロセッサインタフェースレジスタ)



ペースアドレス:\$E9E000(標準) \$E9E080(2枚目)

(R) :読み出し専門 (W) :書き込み専用 (R/W):読み書き可

Ø·1 応答CIR

応答 CIR は、68881 が自分自身の動作状態やホスト CPU によるサービスの要求を示すために使用されます。応答 CIR はいつでも読み出すことができます。ホスト CPU は、このレジスタの値(プリミティブと呼びます)をチェックしながら動作することで、68881 と同期をとる (歩調をあわせる) ことができます。応答 CIR の内容の詳細は後で説明します。

0·2 コントロールCIR

68020のコプロセッサインタフェースの規定では、コントロール CIR は、ホスト CPU が コプロセッサに対して例外アクノリッジや命令の実行アボートを指示するために使用するもの となっています。68881では、このレジスタへの書き込みをすべてアボート命令として受け取り ます。このレジスタに書き込みが行われると、68881は実行中の処理をただちに中止し、ペンディングされている例外(演算エラーなど)をすべてクリアした後、アイドル状態に復帰します。 68881に例外が発生したような場合、ホスト CPUは、このレジスタに書き込み動作を行い、 異常状態から回復させます。

0.3 セーブ CIR

ソフトウェアではアクセスされない 68881 の内部状態を読み出すために用意されているレジスタです。マルチタスク OS などでは、複数のタスクが 68881 を使用する可能性がありますが、タスクが切り替わったときに、68881 がまだ前のタスクが発行した演算命令を実行中であると、おかしなことになってしまいます。このような事態を避けるため、現在処理している状態をそのままメモリなどにセーブしておき、次にふたたび同じタスクに戻ってきたときに、その内容を回復して、中断された演算処理の続きをやらせる必要があります。このような目的で設けられているのが FSAVE と FRESTORE 命令で、セーブ CIR は FSAVE 命令の実行のために設けられているレジスタです。

このレジスタを読み出すと、68881 は現在の処理動作を中断し、動作状態ステータスを返します。ホスト CPU は、返されたデータを見て必要な分のデータを読み出します。

0·4 リストアCIR

FRESTORE 命令を実行するためのレジスタです。ホスト CPU は、このレジスタにセープ CIR を読み出したときに最初に返されたデータ (ステートフレーム) を書き込みます。このレジスタへの書き込みが行われると、68881 は与えられたステートフレームのフォーマットをチェックした後、リストア動作を開始します。ホスト CPU は、残るデータを 68881 に書き込み、中断されていた動作を再開させます。

フォーマットが不正であった場合、ホスト CPU はコントロール CIR への書き込みを行い、 68881 をアイドル状態に復帰させます。

0·5 オペレーションワードCIR

68881は、このレジスタを使用しません。このレジスタへの書き込みは無視されます。

0·6 コマンドCIR

ホスト CPUが 68881 に命令を書き込むために使用します。各種の演算命令やデータ転送命令は、すべてこのレジスタへの書き込みで開始されます。コマンドの詳細は、後で説明します。

0·7 コンディション CIR

68020 と直結された場合、このレジスタは浮動小数点の条件付き命令(条件分岐命令など)を実行するときに使用します。X 68000 では、68881 は I/O デバイスとして接続されていますので、この CIR は条件チェック(等しい、大きい、小さいなど)を行うために使用できます。

0·8 オペランドCIR

ホスト CPUと 68881 との間のデータ転送に使用されます。浮動小数点データの受け渡しなども、このレジスタを通じて行います。

0·g レジスタ選択 CIR

複数浮動小数点データレジスタ転送命令 (FMOVEM 命令) を実行するとき、68881 からホスト CPU にレジスタマスクを渡すために使用します。ホスト CPU は渡されたデータの1の数をカウントすることで、転送するレジスタの数を知ることができます。

0·10 命令アドレス CIR

応答 CIR の PC ビットがセットされているときに、ホスト CPU が PC (プログラムカウンタ)の値を渡すために使用します。68881 が命令を実行しているときに、割り込みなどが発生する可能性がある場合、現在の PC の値を 68881 に渡します。 X 68000 のように I/O デバイスとして接続した場合にはあまり利用する意味はないでしょう。ここへの書き込み要求は無視してもかまいません。

0·11 オペランドアドレス CIR

68881は、この CIR を使用しません。アクセスはすべて無視されます。


応答プリミティブの一般的なフォーマットを116ページの図9に示します。

CA ビットは、68881 がなんらかのサービス要求を行っていることを示しています。

PC ビットは、ホスト CPU から PC (プログラムカウンタ) の値を受け渡すことを 68881 が要求しているときにセットされます。この要求は、X 68000 のように I/O デバイスとして使っているときには意味を持ちません。68881 側でも、そのような利用法を考慮し、この要求は無視されてもかまわないようになっています。

DR は、68881とホスト CPU との間のデータ転送方向を示します。'0'のときにはホスト

●図……9 68881 応答プリミティブのフォーマット



CPUから 68881 へ、'1'のときには 68881 からホスト CPU への転送であることを示します。 機能ビットはプリミティブの種別を示し、パラメータはそれぞれのプリミティブに付随した情報をホスト CPU に渡すために使用されます。


0・1 ヌルプリミティブ

ヌルプリミティブの詳細を図 10 に示します。ヌルプリミティブは、68881 が自身のステータスを知らせるとともに、ホスト CPU との同期をとるものです。ヌルプリミティブの各ビットの組み合わせとその内容の対応関係を図中に示しておきましたので、参考にしてください。68881 は、これ以外の組み合わせの値を返すことはありません。

9·2 実効アドレス評価/データ転送プリミティブ

実効アドレス評価/データ転送プリミティブは、68881 がホスト CPU に対して浮動小数点データやコントロールレジスタの値の転送要求を行うために使用されます。

●図……10 ヌルプリミティブの内容



値	CA	PC	IA	PF	TF	内 容
\$ 0800	0	0	0	0	0	コンディションCIRへの書き込みに対する応答(条件=真)
\$ 0801	0	0	0	0	1	// (// =(為)
\$ 0802	0	0	0	1	0	68881がアイドル状態であることを示す
\$ 0900	0	0	1	0	0	68881が内部処理を実行中であることを示す
\$ 4900	0	1	1	0	0	プログラムカウンタの値を要求しているほかは\$0900と同じ
\$ 8900	1	0	1	0	0	応答レジスタの再読み出し要求
\$C900	1	1	0	0	0	プログラムカウンタの値を要求しているほかは\$8900と同じ

●図……11 実効アドレス評価/データ転送プリミティブの内容

bit 15	14	13	12	11	10 8	7			bit0
1"	PC	DR	1	0'	有効(ea)		長	đ	

值	対応するオペレーション	PC	DR	有効(ea)	長さ	転送するデータ
\$9501/\$D501	浮動小数点演算命令	X	0	101	\$01	バイト
\$9502/\$D502		X	0	101	\$02	ワード
\$9504/\$D504	A 4	X	0	101	\$04	ロングワード/単精度実数
\$9508/\$D508	(OPクラス:010)	X	0	110	\$08	倍精度実数
\$960C/\$D60C		X	0	110	\$0C	拡張精度実数/パック形式BCD
\$B101	FMOVE FPm, XX	0	1	001	\$01	パイト
\$B102	2475 6 7777 13	0	1	001	\$02	ワード
\$B104	ALL MARK TO A	0	1	001	\$04	ロングワード/単精度実数
\$B208	(OPクラス:011)	0	1	010	\$08	倍精度実数
\$B20C	34.0.1.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.	0	1	010	\$0C	拡張精度実数/パック形式 BCD
\$9704	FMOVE XX, FPcr	0	0	111	\$04	転送するコントロールレジスタは 4 パイト
\$9504	FMOVEM XX, FPcr-list	0	0	101	\$04	// 4 //
\$9608	(OPクラス:100)	0	0	110	\$08	// 8 //
\$960C		0	0	110	\$0C	// 12 //
\$B304	FMOVE FPcr, XX	0	1	011	\$04	転送するコントロールレジスタは4パイ
\$B104	FMOVEM FPcr-list, XX	0	1	001	\$04	// 4 //
\$B208	(OPクラス:101)	0	1	010	\$08	// 8 //
\$B20C	CALL BOLLES BON	0	1	010	\$0C	// 12 //

このプリミティブの詳細、プリミティブ値と対応する 68881 のオペレーション、転送するデータタイプの対応を図 11 に示します。このプリミティブは命令実行時に一度だけ返され、それ以降はヌルプリミティブに変化します。

0.3 単一メインプロセッサレジスタ転送プリミティブ

プリミティブのフォーマットを図12に示します。

このプリミティブは、複数浮動小数点データレジスタ転送命令において、転送するレジスタリストをデータレジスタで指定するモードを選択した場合、68881からメインプロセッサに要求されます。ホスト CPUが 68020で、68881が直結されている場合には、要求されたデータレジスタの内容が CPUによって自動的に転送されますが、X 68000の場合には、次に書き込むデータが使用されるだけであり、レジスタ番号ビットはとくに意味を持ちません。

●図……12 単一メインプロセッサレジスタ転送プリミティブの内容

bit 15			12	11			8	7			4	3	2	bit0
1.	.0,	'0'	0,	11	11	.0.	'0"	0	'0'	.0.	.0.	.0,	レジ	スタ#

値	レジスタ#	転送するレジスタ
\$8000	000	DO
\$8C01	001	D1
\$8C02	010	D2
\$8C03	011	D3
\$8C04	100	D4
\$8C05	101	D5
\$8C06	110	D6
\$8C07	111	D7

⊕・4 複数コプロセッサレジスタ転送プリミティブ

複数コプロセッサレジスタ転送プリミティブのフォーマットを図 13 に示します。このプリミティブは、68881 が複数の浮動小数点データレジスタを外部との間で転送することを要求するために使用します。

長さフィールドは転送される各レジスタのバイト数を示しますが、68881 の場合にはつねに \$0 C になります。

●図……13 複数コプロセッサレジスタ転送プリミティブの内容

4	'0'	DR	'0'	'0'	'0'	'0'	11	長さ(つねに\$0C)
		7.00		100	-01			

値	DR	転送方向
\$810C	0	メモリから68881への転送
\$A10C	1	68881からメモリ //

9·5 命令前例外取得プリミティブ/命令中例外取得プリミティブ

命令前例外取得プリミティブは、68881 がなんらかの異常を検出し、ホスト CPU に対して 現在のオペレーションをアボートし、例外処理の開始を要求するために使用します。命令中例 外取得プリミティブは、浮動小数点データレジスタから外部への転送命令の実行中に例外が発 生したときに通知されるプリミティブです。

それぞれのプリミティブのフォーマットを図 14 と図 15 に示します。下位 8 ビットのベクタ ビットは、発生した例外状態を示すのに使用されます。68881 が発生するベクタ番号と、その内 容の対応も図中に示しておきましたので参考にしてください。

●図……14 命令前例外取得プリミティブの内容

bit 15	14	13					8	1	bitO
.0,	PC	'0'	11	11	1.	'0'	.0,	ベクタ番号	

値	PC	ベクタ番号	内 容
S5C0B	1	\$0B	Fラインエミュレータ
S5C30	1	\$30	アンオーダ条件での分岐 /セット
S1C31	0	\$31	不正確な結果
S1C32	0	\$32	ゼロによる浮動小数点の除算
\$1C33	0	\$33	アンダフロー
S1C34	0	\$34	オペランドエラー
\$1C35	0	\$35	オーバフロー
\$1C36	0	\$36	シグナリングNAN

●図……15 命令中例外取得プリミティブの内容

bit 15							8	7 bit
'0'	0'	.0,	11	11	11"	'0'	1'	ベクタ番号

値	ベクタ番号	内 容
\$1D0D	\$0D	コプロセッサプロトコル違反
\$1D31	\$31	不正確な結果
\$1D32	\$32	ゼロによる浮動小数点除算
\$1D33	\$33	アンダフロー
\$1D34	\$34	オペランドエラー
\$1D35	\$35	オーバフロー
\$1D36	\$36	シグナリングNAN

● 68881とホストCPUの コミュニケーション

応答プリミティブは種類が多く、68881とホスト CPU とのコミュニケーションは厄介なように思えますが、実際には命令ごとに応答されるプリミティブの種類はほぼ決まっているため、考えなくてはならない応答の種類はそれほど多くありません。

O·1 68881内レジスタ間演算/データ転送命令

68881 内部の浮動小数点データレジスタどうしでの演算やデータ転送 (FADD. X FP 0, FP 1 など) の手順を図 16 に示します。

まず、CPUがこれらの命令をコマンド CIR に書き込みます。図中、アクセスするレジスタの欄は、そのオペレーションでホスト CPUがアクセスするレジスタを示しており、応答 CIR の欄はその時点での応答 CIR の値を示しています。

68881 は、ホスト CPU に対して、応答 CIR に\$0900 か\$4900(ヌルプリミティブ:内部処理実行中)をセットします。このプリミティブの PC ビットがセットされているとき、68881 はホスト CPU に現在の PC(プログラムカウンタ)の値の書き込みを要求しているわけですが、これは X 68000 のような使い方の場合にはとくに意味を持ちませんので、無視してしまってかまいません(書き込んでもエラーにはなりませんが)。

●図·····16 ホスト CPU と 68881 のコミュニケーション(その1)

68881内レジスタ間演算/データ転送命令(OPクラス:000)

ホストCPUの動作 6	8881の動作	アクセスするレジスタ	応答CIRの値	
	(アイドル)		\$0802	
コマンド書き込み	•	コマンドCIR		
応答読み出し →		応答CIR	\$0900/\$4900	
PC書き込み(省略可)	► 演	命令アドレスCIR	\$0900	
	丸め			
	(アイドル		\$0802	

CPU が応答 CIR を読み出すと、68881 は動作を開始し、演算、丸め処理を実行し、データを指定された浮動小数点データレジスタに格納します。

命令の実行が終了すると、68881 は応答 CIR を80802 (ヌルプリミティブ: アイドル状態) として、ホスト CPU から次の要求がくるのを待ちます。

0·2 レジスタと外部データの間の演算/ 外部からレジスタへのデータ転送命令

浮動小数点データレジスタと外部から書き込まれるデータとの間の演算 (FADD.S # 32, FP () など) や, 外部から浮動小数点データレジスタへのデータ転送 (FMOVE.S # 11, FP 2 など) の手順を, 122 ページの図 17 に示します。

まず、ホスト CPU はコマンド CIR に演算命令やデータ転送命令を書き込みます。68881 は、この命令に対し、実行アドレス評価/データ転送プリミティブを応答 CIR にセットし、ホスト CPU に対してデータ転送を要求します。

次にホスト CPU は、68881 が要求しているデータをオペランド CIR 経由で 68881 に転送します。転送が終了すると、68881 は応答 CIR の値を\$0900 (ヌルプリミティブ:内部処理実行中)とし、データの型変換、演算、丸め処理などを行い、結果を命令で指定された浮動小数点データレジスタに転送します。

●図……17 ホスト CPU と 68881 のコミュニケーション(その 2)

レジスタと外部データ間の演算/外部からレジスタへのデータ転送命令(OPクラス:010)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
コマンド書き込み―	(74 F/L)	コマンドCIR	\$0802
応答読み出し◀──		応答 CIR	実効アドレス評価/ データ転送プリミティブ
PC書き込み(省略可) オペランド(データ)—— 書き込み		命令アドレス CIR オベランド CIR	\$8900
応答読み出し◀		応答CIR	\$0900
	変換		
	演算		
	丸め (アイドル)		\$0802

0.3 レジスタから外部へのデータ転送

68881 内部の浮動小数点データレジスタの読み出しの手順を図 18 に示します。

データフォーマットとしてパック形式 10 進データを指定した場合、データ形式(小数点以下の桁数など)の指定が必要になります。このデータ形式を K ファクターと呼びます。 K ファクターを命令中に含めてしまうのが静的 (スタティック) K ファクター、データとして別途与えるのが動的 (ダイナミック) K ファクターです。

レジスタから外部への転送手順は、ダイナミックKファクターが使用される場合と、それ以外の場合に区別されます。

まず,通常の転送では,コマンド CIR にコマンドを書き込むと,応答 CIR として\$8900 か \$C900 (ヌルプリミティブ:応答レジスタの再読み出し要求)を返し,68881 内部のデータから コマンドで指定されたフォーマットへの変換動作を開始します。

変換が終了すると、応答 CIR は実行アドレス評価/データ転送プリミティブに変わります。 ホスト CPU は、68881 の、この応答を待って、オペランド CIR からデータを読み出します。

●図·····18 ホスト CPU と 68881 のコミュニケーション(その3)

レジスタから外部へのデータ転送(OPクラス:011)ダイナミックKファクターなしの場合

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み	-	コマンドCIR	
応答読み出し ▼ PCの書き込み (省略可)	変換	応答 CIR 命令アドレス CIR	\$8900/\$C 900
応答読み出し◀		応答 CIR	実効アドレス評価/ データ転送プリミティブ
レジスタ読み出し		オペランドCIR	
応答読み出し◀		応答CIR	\$0802
	(アイドル)		

レジスタから外部へのデータ転送(OPクラス:011)ダイナミックKファクターありの場合

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み	-	コマンドCIR	
応答読み出し◀		応答CIR	単一メインプロセッサレジスタ 転送プリミティブ
PC書き込み(省略可)	****	命令アドレスCIR	
レジスタ転送		オベランドCIR	\$8900
応答読み出し◆	変換	応答CIR	\$8900
レジスタ読み出し		応答CIR	実効アドレス評価/ データ転送ブリミティブ
オベランド(データ) 転送		オペランドCIR	
応答読み出し◀		応答 CIR	\$0802
	(アイドル)		

読み出しが終了したら、ホスト CPU は応答 CIR を再度読み出します。このときの応答 CIR は\$0802 (ヌルプリミティブ:アイドル状態) となっています。

ダイナミックKファクターが指定された場合、最初の応答プリミティブでは、単一メインプロセッサレジスタ転送プリミティブが返されます。ホスト CPU は、この応答を見てオペランド CIR 経由でKファクター値を 68881 に転送します。

68881 は、Kファクター値を受け取ると、応答 CIR を\$8900 (ヌルプリミティブ: 内部処理 実行中)とし、内部データの変換動作を開始します。

変換が終了した後の動作は先ほどの通常の転送と同じで、実行アドレス評価/データ転送プリミティブを待った後、データの転送を実行し、最後に応答 CIR でヌルプリミティブを受け取って終了します。

0・4 コントロールレジスタの転送命令

FPCR, FPSR, FPIAR の1つ、あるいは複数を転送するのがこの転送命令動作です。転送手順を図19に示します。基本的には浮動小数点データ転送と大差ありませんが、データ変換動作が不要な分、かんたんになっています。

コマンドを書き込んだ後、応答 CIR として実行アドレス評価/データ転送プリミティブが返されます。ホスト CPU は、これを受け取った後、データの転送を行います。転送するコントロールレジスタとして複数のレジスタが指定されている場合には、このデータ転送が何度か繰り返されることになります。

転送が終了したら、応答 CIR を読み出します。このときの値としては\$0802 (ヌルプリミティブ: アイドル状態) が返ってきます。

0.5 複数浮動小数点データレジスタの転送

複数浮動小数点データレジスタ転送動作を 126 ページの図 20 に示します。

複数浮動小数点データレジスタ転送は、転送するレジスタの指定を命令中に含める場合(スタティックレジスタリスト)と、パラメータとして与える場合(ダイナミックレジスタリスト)の2通りがあります。

スタティックレジスタリストの場合、最初の応答 CIR として、複数コプロセッサレジスタ転送 CIR が返されます。ホスト CPU は、この後、レジスタ選択 CIR を読み出し、'1'になっているビットの数を数えることで転送するレジスタの数を把握します。これをもとに、ホスト

●図·····19 ホスト CPU と 68881 のコミュニケーション(その 4)

コントロールレジスタ転送(読み出し)命令(OPクラス:100)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み	-	コマンドCIR	
応答読み出し◀		応答CIR	実効アドレス評価/ データ転送プリミティブ \$8900
レジスタの転送・		オペランドCIR	
応答読み出し◀		応答 CIR	
	(アイドル)		\$0802

コントロールレジスタ転送(書き込み)命令(OPクラス:101)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み──応答読み出し▼		コマンド CIR 応答 CIR	実効アドレス評価/ データ転送プリミティフ \$8900
オベランド(データ) 転送		オペランドCIR	
応答読み出し◀		応答CIR	
	(アイドル)		\$0802

CPU は 68881 とオペランド CIR 経由でデータの転送を行い、最後に応答 CIR を読み出して終了します。

ダイナミックレジスタリストを使用した場合、最初の応答としては単一メインプロセッサレジスタ転送プリミティブが返され、ホスト CPU からレジスタリストの転送を要求します。ホスト CPU は 68881 にレジスタリストを渡します。これ以降の動作は、スタティックレジスタリストの場合と同一です。

●図……20 ホスト CPU と 68881 のコミュニケーション(その 5)

複数浮動小数点データレジスタの転送(ダイナミックレジスタリスト)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み		コマンドCIR	
応答読み出し◀		応答CIR	単一メインプロセッサレジ スタ転送プリミティブ
レジスタリスト書き込み		オペランドCIR	\$8900
応答読み出し◆		応答CIR	複数コプロセッサレジスタ 転送プリミティブ
レジスタマスク読み出し→		レジスタ選択 CIR	\$8900
レジスタ転送◀	-	オペランドCIR	
応答読み出し◆		応答 CIR	\$0802
	(アイドル)		

複数浮動小数点データレジスタの転送(スタティックレジスタリスト)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み		コマンドCIR	
応答読み出し◀		応答 CIR	複数コプロセッサレジスタ 転送 CIR
レジスタマスク読み出し		レジスタ選択 CIR	\$8900
レジスタ転送◀	-	オペランド CIR	
応答読み出し◀			\$0802
	(アイドル)		

0.6 条件付き命令処理動作

条件付き命令というのは、条件分岐 (Bcc) などの命令の総称です。68881 が 68020 と直結

●図·····21 ホスト CPU と 68881 のコミュニケーション(その 6)

条件付き命令処理動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
コンディション書き込み	(アイドル)	コンディション CIR 応答 CIR	\$0800/\$0801

されている場合には、68020 は 68881 から返されたステータスをもとに分岐などを行いますが、X 68000 のような使い方では、このような処理が CPU によって行われることはなく、たんなるステータスチェック命令として使うよりありません。

この命令のコミュニケーション手順を図 21 に示します。最初のアクセスでコマンド CIR ではなく、コンディション CIR を使うことに注意してください。

応答 CIR として返ってくるのはヌルブリミティブです。指定した条件が成立した場合には \$0800、成立しなかった場合には\$0801が返されます。

0.7 FSAVE/FRESTORE命令処理動作

68881 の内部ステータスのセーブ/リストアを行う命令です。この命令の処理手順を 128 ペ ージの図 22 に示します。

FSAVE 命令の場合、セーブ CIR の読み出し動作から転送動作が開始されます。このとき返ってくる値としては、次の4種類があります。

\$0018 : NULL ステート (転送するデータはなし)

\$0118 : カムアゲイン


\$XX 18 : アイドルステート (転送するデータは 24 (\$18) バイト)

\$XXB4 : ビジーステート (転送するデータは 180 (\$B4) バイト)


XX は 68881 のバージョンを示します。カムアゲインが返ってきた場合、ホスト CPU は再度セーブ CIR の読み出しを行い、カムアゲイン以外のステータスが返ってくるのを待ちます。カムアゲイン以外のステータスが返ってきたら、ホスト CPU は、各フォーマットごとに必

●図……22 ホスト CPU と 68881 のコミュニケーション(その1)

FSAVE命令処理動作



FRESTORE処理動作



要な量のデータ読み出しを行い、68881の内部ステータスを保存します。

FRESTORE 命令は、ちょうどこれとは逆の動作です。リストア動作は、リストア CIR にセーブ CIR 読み出し時に受け取ったステート情報を書き込むことからスタートします。この後、リストア CIR を再度読み出し、NULL、IDLE、BUSY のいずれかのステートが入っているのを確認して、セーブしておいた 68881 の内部ステートの書き込みを行います。

0·8 例外処理動作


命令の実行時、68881 がなんらかの異常を見つけたときの動作が例外処理動作です。例外動作には命令前例外処理動作、BSUN 例外動作、Fラインエミュレータ例外(68881 が実行できない命令を受け取ったときの)動作、FSAVE フォーマット例外(FSAVE 命令動作中に FSAVE 命令を実行しようとしたときの)動作、FRESTORE フォーマット例外(リストア CIR に書

●図·····23 ホスト CPU と 68881 のコミュニケーション(その8)

命令前例外処理動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答 CIR の動作
	(アイドル)		\$0802
コマンド書き込み―― 応答読み出し ▼ 例外アクノリッジ の書き込み		コマンド CIR 応答 CIR コントロール CIR	命令前例外取得プリミ ティブ
	(P1 FIL)		\$0802

命令中例外処理動作



●図……24 ホスト CPU と 68881 のコミュニケーション(その9)

BSUN例外動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コンディション書き込み一	-	コンディション CIR	
応答の読み出し→		応答 CIR	命令前例外取得
PCの書き込み(省略可) 例外アクノリッジ書き込み		命令アドレス CIR R コントロール CIR R	
	(アイドル)		\$0802

●図·····25 ホスト CPU と 68881 のコミュニケーション(その 10)

Fラインエミュレータ例外動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み	-	コマンドCIR	命令前例外取得プリミ
応答読み出し→		応答 CIR 命令アドレス CIR	ティブ
PC書き込み(省略可) 例外アクノリッジの書き 込み		コントロールCIR	
247	(アイドル)		\$0802

き込んだデータフォーマットがおかしいときの)動作などがあります。それぞれの処理手順を 図 23, 図 24, 図 25, 図 26に示します。

いずれの場合も、ホスト CPU は、68881 からの例外通知を受け取った後、コントロール CIR への書き込みを行い、68881 をアイドル状態に復帰させます。

●図·····26 ホスト CPU と 68881 のコミュニケーション(その 11)

FSAVEフォーマット例外処理動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答 CIR の値
セーブCIR読み出し◆		+ 7 CID	前のFSAVE/FRESTORE命 令処理中
アボート書き込み―	(\$0218)	セーブ CIR コントロール CIR	
	(アイドル)		\$0802

FRESTOREフォーマット例外処理動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
リストア CIR書き込み リストア CIR読み出し アボート書き込み	(\$02XX)	リストア CIR リストア CIR コントロール CIR	
	(アイドル)		\$0802

• 7

68881の命令フォーマット

68881 の命令の大部分は、コマンド CIR を利用して与えるものです。ここでは、このようにして利用できる命令の説明を行うことにします。

0·1 一般的な命令(OPクラス000/010)

68881 の命令フォーマットは、その上位 3 ビットで大きく分類でき、この 3 ビットを OP クラスと呼んでいます。68881 で通常使用する演算命令や、外部から 68881 へのデータ転送は、

すべて OP クラス 000 と 010 に分類されます。OP クラス 000 はレジスタどうし、010 はレジスタと外部データの間の演算や外部からレジスタへの転送命令を示します。

これらの命令のフォーマットを図27に示します。

R/M ビットが、ソースデータがレジスタか、外部から与えられるデータであるかを示すもので、'0'のときレジスタ、'1'のときに外部データとなります。ソースフィールドは、この R/M ビットによって意味が変わります。R/M が'0'のときには、ソースフィールドはレジスタ番号を、R/M が'1'のときには与えるデータの型を指定するために使用します。R/M が'1'でソースフィールドが'111'のときは FMOVECR 命令 (次に説明します) になるため、機能フィールドの意味が変わります。

ディスティネーションレジスタ#フィールドは、演算の対象や演算結果の格納先として使われる浮動小数点データレジスタ番号を示します。

機能フィールドは演算命令の指定に使用します。機能フィールドの値と行われる演算の関係 を図の中に示しておきましたので、参考にしてください。

9·2 FMOVECR (Move from Constant Rom)命令

68881 は、円周率や自然対数の底 (2.71828……) など、数値演算のときによく使用される定数値をあらかじめチップ内部の ROM に持っています。これを読み出し、浮動小数点データレジスタに転送するのが FMOVECR 命令です。FMOVECR 命令の命令フォーマットを 134 ページの図 28 に示します。上位の 9 ビットは、先ほどの一般的な命令の R/M フィールドを '1'、ソースフィールドを '11' としたビットパターンにあたります。

下位7ピットは、68881 内部の定数 ROM のオフセット (定数の番号と呼んだほうが適切かもしれません)を指定します。オフセット値と格納されている定数値の対応を図中に整理しておきましたので参考にしてください。表に載っていないオフセット値のところにもなにがしかのデータが入っていますが、これは 68881 のマイクロコードが使用するためのもので、ユーザには開放されていません (将来、内容が変更されないという保証もありません)。

0.3 浮動小数点レジスタから外部への転送

浮動小数点レジスタから外部への転送命令 (FMOVE FP 0, XX など) の命令フォーマットを 135 ページの図 29 に示します。

●図·····27 68881 の命令フォーマット (OP クラス: 000/010)



機能	命令	
\$00	FMOVE to FPn	データ転送
\$01	FINT	整数部分の取り出し
\$02	FSINH	SINH(双曲SIN)
\$03	FINTRZ	整数部分の取り出し
\$04	FSQRT	平方根
\$06	FLOGNP1	Log (x+1)
\$08	FETOXM1	e*-1
\$09	FTANH	TANH(双曲TAN)
\$0A	FATAN	TAN-I(アークTAN)
\$0C	FASIN	SIN-I(アークSIN)
\$0D	FATANH	TANH-1(双曲アークTAN)
\$0E	FSIN	SIN
\$0F	FTAN	TAN
\$10	FETOX	e*
\$11	FTWOTOX	2*
\$12	FTENTOX	10*
\$14	FLOGN	Log
\$15	FLOG 10	Logio
\$16	FLOG 2	Log ₂

機能	命令	
\$18	FABS	絶対値
\$19	FCOSH	COSH (双曲コサイン)
\$1A	FNEG	-X(補数)
\$1C	FACOS	COS ⁻¹ (アークCOS)
\$1D	FCOS	cos
\$1E	FGETEXP	指数部の取り出し
\$1F	FGETMAN	仮数部の取り出し
\$20	FDIV	除算
\$21	FMOD	モジュロ剰余
\$22	FADD	加算
\$23	FMUL	乗算
\$24	FSGLDIV	単精度除算
\$25	FREM	剰余(IEEE形式)
\$26	FSCALE	$FP_n \times INT(2^x)$
\$27	FSGLMUL	単精度乗算
\$28	FSUB	減算
\$30)	SINとCOSを同時に求め
1	FSINCOS	る(下位3bitでCOSを入
\$37		れるレジスタ選択)
\$38	FCMP	比較
\$3A	FTST	オペランドのテスト
\$40)	3. 47.27.2.204
1	〉(未使用)	
\$7F		

●図……28 FMOVECR (定数データの転送)

ort15					10	9	7	6	bit
0	1	0	1	1	1	ディスティネーレジスク	ション		ROMオフセット

ROMオフセット値	格納されている値
\$00	π
\$0B	Log 10 2
\$OC	e
\$0D	Logze
SOE	Log ₁₀ e
SOF	0.0
\$30	Log _e 2
\$31	Loge 10
\$32	10 °
\$33	101
\$34	10 ²
\$35	104
\$36	108
\$37	10 16
\$38	10 32
\$39	10 64
S3A	10 128
\$3B	10 256
\$3C	10 512
\$3D	10 1024
\$3E	10 2048
\$3F	10 4096

ビット7~9で転送元の浮動小数点データレジスタの番号を、ビット10~12の3ビットで 外部に出力されるデータフォーマット(型)を指定します。68881は、浮動小数点データレジス タのデータ (通常は拡張精度です)を指定された型に変換して出力してきます。

下位7ビットは、データフォーマットとしてパック形式 10 進 (BCD) を指定したときに仮数部や小数部の桁数指定を行うために使用するものです。前に書いたように、この指定をKファクターと呼び、Kファクターの指定を命令中に含めるのをスタティックKファクター、別途データとして与えるのをダイナミックKファクターと呼びます。

Kファクターフィールドは、データフォーマットがパック形式 10 進以外のときにはすべて '0' としてください。

データフォーマットが'011'、すなわち、スタティックKファクターの場合、Kファクターフィールドは桁数の指定を行うデータが入ります。このデータが0、あるいは負である場合には、ソースデータの小数部分の桁数を指定し、正の数の場合には仮数部分の桁数を指定します。たとえば、ソースデータが 3141.59265 のとき、Kファクターが-3 だと小数点以下3 桁、すなわち 3141.593 (丸めが行われるため、最下位桁が3 になります)となり、これが正規化されて 3.141593 E+3 が返ってきます。同様に、Kファクターが0 だと、3.142 E+3 となります。



●図·····29 FMOVE FPn、XX(浮動小数点データレジスタから外部への転送)

Kファクターが+3のときには、仮数部の桁数が3桁ということですから、3.14E+3、+5なら 3.1415E+3 というぐあいになります。

データフォーマットが'111'、すなわち、ダイナミックKファクターの場合には、KファクターフィールドはKファクターのデータが入ったメインプロセッサのレジスタ (D0 \sim D7) 番号を指定します。これは 68881 が 68020 と直結されているときに有効なもので、X68000 の場合にはとくに意味はありません(コミュニケーション手順のところも参照してください)。

ダイナミックKファクターを使用した場合,68881にKファクターデータを別途引き渡さなくてはなりません。この手順については、先に説明したコミュニケーション手順のところを参照してください。

0・4 コントロールレジスタの転送

68881 が持っている FPCR, FPSR, FPIAR の各レジスタの転送を行うのがこの命令です。 命令のフォーマットを図 30 に示します。

ビット 12, 11, 10 がそれぞれ FPCR、FPSR、FPIAR に対応し、'1'になっているレジスタが転送対象となります。ニーモニック上は単一コントロールレジスタの転送を行う FMOVE FPcr と、複数のコントロールレジスタの転送を行う FMOVEM FPcr に分かれますが、命令フォーマットはどちらも同じで、たんにビット 12, 11, 10 のうち、どれか1つしか'1'になっていないか、複数が'1'になっているかというだけのことです。

●図……30 コントロールレジスタの転送(FMOVE FPcr/FMOVEM FPcr)



0.5 複数浮動小数点データレジスタの転送

68000の MOVEM 命令に相当するのが、複数の浮動小数点データレジスタの転送命令 (FMOVEM) です。命令フォーマットを図 31 に示します。

8本の浮動小数点データレジスタのどれを転送し、どれを転送しないかは、レジスタ選択フィールドで指定する方法(静的レジスタリスト)と、別途データとして与える方法(動的レジスタリスト)のいずれかで選択できます。さらに、レジスタリストの各ビットと各レジスタの対応が2通りずつあります。複数のデータレジスタを転送する場合、68000ではポストインクリ



メント $((A\ 0+)$ など)やプリデクリメント $((-A\ 0)$ など)のアドレッシングモードを使用するのが一般的ですが、この両者ではデータ転送を行う順序が逆になります(プリデクリメントで FP 0、FP 1、FP 2の順序で待避したものをポストインクリメントで取り出すときは FP 2、FP 1、FP 0 の順で読み出される)。68881 は、どちらの順序でのデータ入出力も可能なようにしているわけです。

これらの組み合わせで得られる計4通りの転送モードのいずれを使用するかを選択するのが モードフィールド、データの転送方向を決めるのが dr ビットです。

0.6 条件付き命令のフォーマット


条件付き命令とは条件分岐命令などの総称ですが、X 68000 の場合には 68881 を I/O デバイスとして接続していますので、この命令はたんに条件を与えて前回までの演算結果がそれと一致するか否かをチェックするだけの命令になります。

この命令のフォーマットを 138 ページの図 32 に示します。

下位6ビット(コンディションフィールド)で条件を与えると、68881はそれと演算の結果得

られているフラグを比較し、与えられた条件が成立するか否かを応答 CIR によって返してきま

●図……32 条件付き命令



ンディション	ニーモニック	定義	BSUNピット	式
\$00	F	偽	1	False
\$01	EQ	等しい	/	Z
\$02	OGT	オーダでより大きい	/ /	NAN Z N
\$03	OGE	オーダでより大きいか等しい	/ /	E (NAN N)
\$04	OLT	オーダでより小さい	/ /	Z^(NAN Z)
\$05	OLE	オーダでより小さいか等しい		Z (N NAN)
\$06	OGL	オーダでより大きいか、より小さい	/ /	NAN Z
\$07	OR	オーダー		NAN
\$08	UN	アンオーダ		NAN
\$09	UEQ	アンオーダ、または等しい		NAN Z
\$0A	UGT	アンオーダ、またはより大きい		NAN (N Z)
\$0B	UGE	アンオーダ、またはより大きいか等しい	/	NAN Z N
\$0C	ULT	アンオーダ、またはより小さい	/	NANY (NAZ)
\$0D	ULE	アンオーダ、またはより小さいか等しい		NAN Z N
\$0E	NE	等しくない	/	Z
\$OF	T	真	/	True
\$10	SF	シグナリング偽	NANコンディ	False
\$11	SEQ	シグナリング等しい	ションコード	Z
\$12	GT	より大きい	がセットされ	NAN Z N
\$13	GE	より大きいか等しい	たときに	Z (NAN N)
\$14	LT	より小さい	BSUN E'y F	N^(NAN Z)
\$15	LE	より小さいか等しい	をセットする	Z (NAN N)
\$16	GL	より大きいか、より小さい	1.52.00	NAN Z
\$17	GLE	より大きいか、より小さいまたは等しい		NAN
\$18	NGLE	GLEでない		NAN
\$19	NGL	GL //		NAN Z
\$1A	NLE	LE //		NAN (N Z)
\$1B	NLT	LT //		NAN Z N
\$1C	NGE	GE //		NAN (N Z)
\$1D	NGT	GT //		NAN Y Z Y N
\$1E	SNE	シグナリング等しくない		Z
\$1F	ST	シグナリング真		True

す。コンディションフィールド値が\$10以上の命令の場合,68881内部のNAN(NotA Number:無限大÷無限大など,数学的に意味のない演算を行った場合セットされる)ビットがセットされていると、FPSR レジスタの BSUN ビットをセットします。

8 サンプルプログラム

68881 の使用方法の例として、ROM 内データの読み出し、単項演算 (SIN (1.0))、二項演算 (3.1415+2.7182) の 3 つのサンプルプログラムをつくってみましたので参考にしてください。

●リスト……1 ROM 内データの読み出し

```
* 68881内部にある円周率データの読み出し
*/
/* XCの場合には
* #define volatile
* の1行を入れてください
 */
#include "stdio.h"
union DAT (
   unsigned char cdat;
   unsigned short sdat;
   unsigned int idat;
              fdat;
   float
   double
              ddat;
| dat:
struct CIR (
   unsigned short
                  response;
   unsigned short
                  control;
   unsigned short
                  save;
   unsigned short
                  restore;
                                        /* Not used */
   unsigned short
                  operation_word;
   unsigned short
                  command;
   unsigned short
                  reservel;
   unsigned short
                  condition;
   unsigned int
                  operand;
   unsigned short register_select;
```

```
unsigned short reserve2;
   unsigned int instruction_address;
    unsigned int operand_address;
                                           /* Not used */
1:
volatile struct CIR *cir = (struct CIR *)0xe9e000:
void main();
void wait_copro();
void main()
    SUPER(0):
    cir->command = 0x5c00:
                               /* FMOVECR #0, FPO
    wait_copro(0x0802);
    cir->command = 0x6400;
                               /* FMOVE. S FPO, xxx */
    wait_copro(0xbl04);
    dat. idat = cir->operand;
    wait_copro(0x0802);
    printf("PAI = %fYn", dat. fdat);
void wait_copro(response)
    unsigned short response;
    unsigned int i, ack;
    for (i=0; i<0x20; i++) {
        ack = cir->response;
        printf("%04x¥n", ack);
        if ((ack & Oxbfff) == response)
           break;
    printf("*********);
/*----実行結果-
 * 0900
 * 0802
 * *******
 * 8900
 * b104
 * *******
```

```
* 0802

* *********

* PA1 = 3.141593

*/
```

●リスト·····2 単項演算(SIN(1.0))

```
* sin(1.0)の計算
*/
/* XCの場合には
* #define volatile
* の1行を入れてください
*/
#include "stdio.h"
union DAT {
   unsigned char cdat;
   unsigned short sdat;
   unsigned int idat;
   float fdat:
   double
          ddat;
 dat:
struct CIR (
   unsigned short
                  response;
   unsigned short
                  control;
   unsigned short
                  save;
   unsigned short
                  restore:
   unsigned short
                                         /* Not used */
                  operation_word:
   unsigned short
                  command;
   unsigned short
                  reservel;
   unsigned short
                  condition;
   unsigned int
                  operand;
   unsigned short
                  register_select;
   unsigned short
                  reserve2;
   unsigned int
                  instruction_address;
   unsigned int
                                         /* Not used */
                  operand_address:
```

```
volatile struct CIR *cir = (struct CIR *)0xe9e000;
void main();
void wait_copro();
void main()
   SUPER(0):
   dat. fdat = 1.0;
    cir->command = 0x440e; /* FSIN.S #1.0, FPO */
   wait_copro(0x9504);
    cir->operand = dat.idat;
   wait_copro(0x0802);
    cir->command = 0x6400; /* FMOVE. S FPO, xxx */
    wait_copro(0xb104);
    dat.idat = cir->operand;
    wait_copro(0x0802);
    printf("SIN(1.0) = %fYn", dat. fdat);
void wait_copro(response)
    unsigned short response;
    unsigned int i.ack;
    for (i=0; i<0x20; i++) {
        ack = cir->response;
        printf("%04xYn", ack);
        if ((ack & Oxbfff) == response)
            break;
    printf("*********");
 /*----実行結果----
 * 9504
 * *******
 * 0900
  * 0802
  * *******
```

```
* 8900

* b104

* ********

* 0802

* ********

* SIN(1.0) = 0.841471

*/
```

●リスト……3 二項演算(3.1415+2.7182)

```
* 3.1415+2.7182の計算
*/
/* XCの場合には
* #define volatile
* の1行を入れてください
*/
#include "stdio.h"
union DAT {
   unsigned char cdat;
   unsigned short sdat;
   unsigned int idat;
   float fdat;
   double
               ddat:
dat:
struct CIR (
   unsigned short
                  response;
   unsigned short
                  control;
   unsigned short
                  save;
   unsigned short
                  restore;
                                         /* Not used */
                  operation_word;
   unsigned short
   unsigned short
                  command;
   unsigned short
                  reservel;
   unsigned short
                  condition;
   unsigned int
                  operand;
   unsigned short
                 register_select;
   unsigned short
                 reserve2;
```

```
unsigned int instruction_address;
    unsigned int operand_address;
                                            /* Not used */
1:
volatile struct CIR *cir = (struct CIR *)0xe9e000;
void main();
void wait_copro();
void main()
    SUPER(0):
    dat. fdat = 3.1415;
    cir->command = 0x4400; /* FMOVE #3.1415, FPO */
    wait_copro(0x9504);
    cir->operand = dat.idat;
    wait_copro(0x0802);
    dat. fdat = 2.7182;
                              /* FADD. S #2. 7183, FPO */
    cir->command = 0x4422;
    wait_copro(0x9504);
    cir->operand = dat.idat;
    wait_copro(0x0802):
    cir->command = 0x6400:
                                /* FMOVE. S FPO, xxx */
    wait_copro(0xb104);
    dat.idat = cir->operand;
    wait_copro(0x0802):
    printf("3.1415 + 2.7182 = %f\n", dat. fdat);
void wait_copro(response)
    unsigned short response;
   unsigned int i, ack;
    for (i=0; i<0x20; i++) {
        ack = cir->response;
        printf("%04xYn", ack);
       if ((ack & 0xbfff) == response)
           break:
```

```
printf("*********");
/*----実行結果-----
* 9504
* *******
* 0802
* *******
* 9504
* *******
* 0802
* *******
* 8900
* b104
* *******
* 0802
* *******
* 3.1415 + 2.7182 = 5.859700
*/
```



RTC

RTC は、現在の日付、時刻を保持する LSI です。X 68000 では、RTC を計時動作のほか、指定時刻になると自動的に立ち上がるタイマ動作の実現のために使用しています。ここでは、RTC のアクセス方法などについて説明します。


RTC周辺ブロック図

X 68000 は、日付、時刻などの保持やアラーム (タイマ) 動作を行う RTC (リアルタイム クロック) としてリコー製の RP5C15 という IC を使用しています。X 68000 では、この IC を時計としての用途のほか、指定時刻での本体電源の ON (タイマ機能)や、本体前面にある TIMER-LED の点滅制御などに使用しています。

X 68000の RTC 周辺回路のプロック図を 148ページの図 1 に示します。基本クロックとしては、時計 IC 用では一般的な 32.768 KHz の水晶発振子を使用しており、この発振周波数を内部で分周して 1 秒単位のクロックを作成しています。

RP5C15には ALARM と CLKOUT という2つの出力信号があります。ALARM出力は、日付、曜日、時、分があらかじめ設定したものと一致するとLレベルとなる出力です。 X 68000ではタイマ機能として使用するとともに、この出力を MFP (マルチファンクションペリフェラル)の GPIP 0 のピンに接続し、このピンの出力データが読めるようにしています。 CLKOUT端子は、ソフトウェアによって、Lレベルやハイインピーダンス状態、6 種類の 周期でのパルス出力のいずれかが選択できるようになっている出力です。 X 68000では

●図·····1 RTC 周辺ブロック図



TIMER-LED の点滅動作に使用しています。


RP5C15の電源は、本体背面のメインスイッチが OFF にならないかぎり供給される電源ライン (VCC 2) とバッテリの両方から供給されるようになっています。 VCC 2 が供給されているとき、電源は RP5C15 に供給されるとともに、抵抗を通してバッテリを充電しています。 VCC 2 が切れたとき (背面のメインスイッチを切ったときや停電したとき) には、この充電していたバッテリによって、時計は動作しつづけます。

9 RTCのレジスタ

RTCの持つレジスタの一覧を図2に示します。RTCには通常8ビット (バイト) 単位でアクセスしますが、RTCはデータバスを4ビットしか持っていないため、有効なのは最下位の4ビットだけです。

RTC のレジスタは2つのバンク構成になっており、どちらのバンクにアクセスするかは、 MODE レジスタ (アドレス: \$E8A01B) のビット 0 で指定します。RTCのレジスタのうち、

●図-----2 RTC のレジスタ



MODE レジスタ、TEST レジスタ、RESET コントローラの各レジスタは、バンク指定はなく、つねに\$E8A01B、\$E8A01D、\$E8A01F 番地でアクセスできます。


年月日のレジスタは、すべて BCDフォーマットでアクセスされ、1の位を保持するものと、10の位を保持するレジスタに分かれています。設定する値のレンジチェックなどは行われませんので、ありえない値を設定(1の位を設定するレジスタに\$0 A以上の値を設定するなど)しないように気をつけてください。

0·1 CLKOUTセレクトレジスタ

CLKOUT セレクトレジスタのビット配置を図3に示します。CLKOUT レジスタは、CLK OUT 端子にどのような信号を出力するのかを決定します。CLKOUT レジスタのうち有効なのは下位3ビットで、これによって図に示すような8種類の出力を選択します。X68000では、CLKOUT 端子を本体前面の TIMER-LED の点滅に使用しており、CLKOUT 端子がHレベルのときに点灯するようになっています。このため、このレジスタに'111'を設定すると消灯し、'000'にすると (ハイインピーダンスはHレベルと同じと考えてください) 点灯、'101'を設定すると1秒問期で点滅するようになります。

設定を'101'にしたときは立ち上がりエッジ (LからHへの変化) と秒カウンタが進むタイミングが一致しており、'110'に設定したときは立ち上がりエッジが分カウンタが進むタイミングと一致しています。


●図……3 CLKOUT セレクトレジスタ BANK 1, \$E8A001



0.2 アジャストレジスタ

アジャストレジスタのビット配置を図4に示します。アジャストレジスタは、砂カウンタ(1 砂カウンタと10砂カウンタ)をアジャスト、すなわち0にクリアするものです。アジャストは たんなるクリアと異なり、砂カウンタの値が30以上のときには分カウンタがインクリメント

●図……4 アジャストレジスタ BANK 1, \$E8A003



* 秒カウンタか 0 - 29のときにアジャスト すると、たんに秒カウンタが 0 になります。 秒カウンタが 30 - 59のときにアジャスト すると分カウンタを進めた後、秒カウン タを 0 にします。


します。たとえば、10時29分29秒のときにアジャストすると10時29分00秒に、10時29分30秒のときにアジャストすると10時30分00秒となります。

アジャストレジスタは最下位ビットだけが有効で、このビットを'1'にするとアジャスト動作になります。

0.3 12/24時間セレクタ

12/24 時間セレクタは, 時計を 12 時間計でカウントするか, 24 時間計でカウントするかを指定するものです。このレジスタのビット配置を図5に示します。12 時間計とした場合, 10 時間レジスタのビット 1 が午前/午後を示すビットとなります。'0'で午前, '1'で午後を示すようになります。X 68000 では 24 時間計でカウントを行っています。

●図……5 12/24 時間セレクタ BANK 1, \$E8A015




*12時間計のとき、10時間 カウンタのピット1で午 前/午後が示されます。 (0:午前,1:午後)

0・4 閏年カウンタ

ビット配置を図6に示します。関年カウンタは、関年から何年たっているかを設定するレジスタです。'00'のとき、その年が閏年の扱いとなり、2月が29日までカウントされるようになります。関年カウンタは1年ごとに自動的にインクリメントされますので、関年の例外(100で割り切れて400で割り切れない年は閏年としない)が発生しないかぎり、そのまま放置しておいても、自動的に関年の処理が行われます。

この例外措置が次に行われるのは西暦 2100 年, いまから 100 年以上も先のことですから(西暦 2000 年は 100 で割り切れる年ですが、400 でも割り切れるため、関年となります)、このレジスタには西暦の年数を 4 で割った余りを書き込めばよいことになります。


●図·····6 閏年カウンタ BANK 1, \$E8A017



0.5 MODEレジスタ

MODEレジスタは、計時動作やアラーム動作の許可/禁止、レジスタバンクの選択を行うレジスタです。ビット配置は図7のようになっています。ビット0は、RP5C15のレジスタバンクのどちら側にアクセスするかを決めるものです。一度書き込むと、次に別の値を書き込むまでその状態のままになります。Human 68 K は通常動作時にはこのレジスタの変更は行わないようなので、デバッガなどで書き込みを行っても大丈夫です。

●図……7 MODE レジスタ \$E8A01B



ビット2はアラーム動作(X 68000では指定時間に電源が入るタイマ動作用に使用)の許可/ 禁止制御で、'1'を書き込むとアラーム動作がイネーブルになります。

ビット3はタイマ動作(計時動作)の許可/禁止制御で、'0'を書き込むと秒以降のカウント動作が禁止され、'1'を書き込むと通常動作になります。タイマ動作を禁止しても、秒以下のカウンタは動作しており、1回分のカウントアップは内部で覚えていますので、1秒以下の時間であれば、このビットを'1'にしたままでも時計がずれることはありません。

0.6 テストレジスタ


テストレジスタのビット配置は 154 ページの図 8 のようになっています。これらは RP5C15 のチップメーカ (リコー) での出荷検査用に使うものです (時計が通常よりも速く動いたりするようです)。通常は 0 以外のデータは設定しないでください。

9·7 RESETコントローラ


RESET コントローラのビット配置を 154ページの図 9 に示します。RESET コントローラは、アラームの初期化、砂以下のカウンタのリセット、ALARM 出力端子からの出力パルスの選択などを行うレジスタです。

RP5C15の ALARM 出力端子は、1 Hz のパルス、16 Hz のパルス (いずれもデューティは 50 パーセント)、内部に設定した時刻と現在の時刻の一致の3つの要因の OR 条件で出力さ

●図……8 テストレジスタ \$E8A01D



●図……9 RESETコントローラ \$E8A01F



れます。ビット 4 とビット 3 は 1 Hz, 16 Hz パルスを ALARM 出力端子から出力するか否かを指定するビットで、'0' で出力が ON、'1' で OFF になります。両方とも ON にすることもできますが、1 Hz と 16 Hz が混ざった波形になってしまうので、実際にはいずれか一方だけを ON にするほかないでしょう。 X 68000 では ALARM 出力はタイマ動作用として使いますので、これらのビットはいずれも '1' (OFF) に設定します。

タイマリセットは、砂未満の桁 (ソフトでは読み出せない部分です)のカウンタを 0 にクリアするビットです。このビットを '1' にするとクリアされ、'0' にすると通常動作になります。

アラームリセットはアラーム動作の一致検出回路をリセットしますが、このリセットは、少々変わっています。 RP5C15のアラーム検出は、日、曜日、時、分の4つの条件の一致を見ていますが、アラームリセットはこれらの比較器を強制的に一致した状態にしてしまい、アラーム時刻(日、曜日、時、分)設定レジスタに書き込みを行うと、その書き込んだレジスタの分だけが不一致状態になります。

このような一見ややこしい動作になっているのは、たとえば、「毎日 18:00 と 22:00」といったような動作を行わせる場合、毎回日付、曜日などを設定しなおす手間を省こうと考えられているためです。アラームリセットによって、新たにアラーム時刻設定レジスタ側に書き込まないかぎり、強制的に一致した状態にされているため、設定動作を省略できます。この例ではアラームの時、分のレジスタだけを変更すればすむわけです。

3 RTCのアクセス

RTCの時刻はCPUとは関係なく動作していることと、CPU側からは一度には1つのレジスタしかアクセスできないことから、アクセスには少々気を使う必要があります。

◎・1 時刻の読み出し

時刻の読み出しの際、注意しなくてはならないのは、CPUがレジスタを順に読み出している 間に桁上がりを起こす可能性があるということです。たとえば、19:59:59 と 20:00:00 の 境目で、CPUが時計を秒の桁から順に読み出していると、読み出すタイミングによって 20: 00:59 となったり、20:59:59 と読み出されたりしてしまうわけです。これを避けるには次の ような方法があります。

- 1)読み出す前に時計を停止させ (MODE レジスタのタイマ EN ビットを使用する), 読み終わった後に解除する。
- 2)時計データを二度読みし、一致しなければもう一度読み出す。
- 3)1 Hz 信号に同期してデータを読み出す (CLKOUT や ALARM を 1 Hz 出力にして GPIP で読む)。

X 68000 では CLKOUT 端子や Alarm 端子は LED の点滅やタイマ機能に使用しているため、実際に利用しやすいのは 1)と 2)の方法です。ソフト的にかんたんなのは 1)の方法で、間違って時計を止めたままにしないという点では 2)のほうが安全であるといえるでしょう。

なお、RTC内部の時刻変更タイミングはCLKOUTの立ち上がり(LからHへの変化点)

です。アラーム出力は、CLKOUTと比べ、位相が約 180 度ずれており、アラーム出力の立ち下がりから 96 µs 後に RTC の時刻の更新が行われます。

0.2 時計データの書き込み

時計データを書き込んでいる最中に桁上がりなどが起こると妙な設定になってしまいます。 これを避けるには次のような方法が考えられます。

- 1) 時刻読み出し方法の1)と同じように時計を止めてから設定する。
- 2) RESET コントローラレジスタのタイマリセットビットで砂より下の桁をクリアし、停止 させてから書き込む。
- 3)1 Hz 信号に同期させてデータを書き込む。

このうち 3)の方法は、読み出しのときと同じ理由で X 68000 では利用しにくいと思われます。1)の方法では秒より下の桁のカウンタの動作は継続していますので、設定直後の 1 秒の進み方が速くなりますから、2)の方法を併用したほうがよいでしょう。

時計データの書き込みのときには 12 時間計か 24 時間計かの設定, 関年カウンタの設定は必ず行うようにしてください。

0.3 その他の設定について

以下、ここまでで触れられなかった設定に関する事項をまとめておきましたので参考にしてください。

◎・◎ 1 年カウンタ

RTC の年カウンタは閏年の処理とは独立して動いているため、設定する年数は西暦の下2桁である必要はありません。Human 68 Kでは西暦から 1980 を引いた値が設定されているものとして扱っています。

◎・◎ 2 曜日カウンタ

曜日カウンタはたんに1日ごとに $0\sim6$ までの値を順にとっていく7進カウンタで、どの値を旧曜日に対応させるかはユーザまかせとなっています。Human 68 K では日曜日を0として扱っています。

◎・◎ 3 アラーム機能

アラームの設定は、次のような手順を守るようにしてください。

- 1) アラームディセーブル (MODE レジスタのビット 2を'0'にする)
- 2) アラームリセット (RESET コントローラレジスタのビット ()を'1'にする)
- 3)100 µs以上ディレイ
- 4) アラームレジスタへの設定

また、アラーム機能を使う場合には、本体背面のメイン電源スイッチを切らないようにしてください。

•4

サンプルプログラム

時計の読み出しを行うかんたんなサンプルを作成してみましたので、参考にしてください。 このプログラムでは二度読み方式を採用しています。

●リスト……1 時計の読み出し

/*

* RTC読み出しサンプル

*/

```
/* XCの場合には
 * #define volatile
 * の1行を入れてください
 */
#define TRUE
#define FALSE
       *dayofweek[7] = {"SUN", "MON", "TUE", "WED", "THU", "FRI", "SAT"};
char
volatile unsigned char *rtc_base = (unsigned char *)0xe8a001;
volatile unsigned char *rtc_mode = (unsigned char *)0xe8a01b;
unsigned char c_time[2][7];
void main();
int cmp_time();
void read_time();
void print_time();
void bank():
void main()
    unsigned int
                    bnk;
    SUPER(0);
    bank (0);
    bnk = 0;
    read_time(c_time[bnk = 1]);
    while(!cmp_time(c_time[0], c_time[1]))
        read_time(c_time[bnk = 1]);
    print_time(c_time[0]);
int cmp_time(src, dst)
    unsigned char *src, *dst;
    unsigned int i;
    for (i=0; i<7; i++)
        if (*src++ != *dst++)
            return (FALSE);
    return(TRUE);
```

```
void read_time(buf)
    unsigned char *buf;
    volatile unsigned char *rtc;
    unsigned int i;
    rtc = rtc_base;
    for (i=0: i<3: i++, rtc += 4) {
        *buf++ = (*rtc & 0xf) + (*(rtc+2) & 0xf)*10;
    *buf++ = *rtc & 0xf;
    rtc += 2;
    for (i=0; i<3; i++, rtc += 4)
        *buf++ = (*rtc & 0xf) + (*(rtc+2) & 0xf)*10;
void print_time(buf)
    unsigned char buf[]:
    unsigned int i;
    printf("[YY/MM/DD HH:MM:SS] <%04d/%02d/%02d %02d:%02d:%02d>Yn".
                1980+buf[6], buf[5], buf[4], buf[2], buf[1], buf[0]);
    printf("[Day Of Week ] <%s>Yn", dayofweek[buf[3]]):
void bank (bnk)
                   bnk:
    unsigned int
    if (bnk)
        *(rtc_mode) |= 1:
    else *(rtc_mode) &= 1;
```



画面制御

シャープが独自開発した LSI 群で固められた画面制御機構は, X 68000 のもっとも特徴的な部分であるといえるでしょう。ここでは, X 68000 の持つ各種の表示モードや画面制御機構などについて説明します。


X68000の画面構成

X 68000 は、他のパソコンには見られないほど強力な画面表示機構を持っています。ビジネス用途におけるパソコンでの画面表示のほとんどは、文字とごくかんたんなグラフ表示程度なので、ハードウェアもそれにあわせ、漢字表示用の画面と、16 色程度が扱えるグラフィック画面を持っているだけというのが一般的です。これに対し X 68000 は、描画速度が命であるリアルタイムのアクションゲームから、レイトレーシングに代表される、高密度で、数万色以上の画像表示、さまざまな文字フォントにも対応したウィンドウシステムなど、さまざまな「表示」に関する要求に対して、CPU の負荷を極力低減しつつ、柔軟に対応できるような設計が行われています。

X 68000 の画面構成を 162 ページの図 1 に示します。


X 68000 は、グラフィック画面($1 \sim 4$ 面)、テキスト画面(4 面)、スプライト(画面上に 128 個、同一水平線上に 32 個まで)、BG 画面 (バックグラウンド画面、2 面まで)の計 4 種類 の独立した画面を持っており、これらが合成されたうえにビデオ画像との合成(スーパーイン ポーズ)が行われた後、1 つの画面として CRT に表示されるようになっています。これらの画

●図·····1 X 68000 の画面構成



面はそれぞれ異なる性格を持っており、目的に応じて使い分けたり、組み合わせて使用することで、多彩な表現を容易に実現できるようになっています。ここでグラフィック、テキスト、BG、スプライトの各画面ごとに、それぞれの構造と特徴などをかんたんにまとめておきましょう。各画面の構造を図2に示しますので、参考にしてください。

●図……2 グラフィック,テキスト,BG,スプライトの各画面の構造概略



0・1 グラフィック画面

グラフィック画面は、お絵書きソフトやレイトレーシングなど、多くの色を扱いたい場合に適した画面です。カタログなどでうたわれている 65536 色同時表示が行えるのも、この画面です。モードとしては、65536 色モードのほか、256 色、16 色モードがありますが、どの画面モードでも、つねに画面上の1ドットは1ワード (16 ビット) となっています。図に描くとき、データのビット配列が画面に垂直方向になるようにすると説明しやすくなることから、「垂直型」と呼ぶこともあります。指定されたドット位置に対応するメモリ番地に色コードを書き込むだけで、そのドットの色が決まりますし、色コードの取り込みも指定したドット位置のメモリを読み出すだけで行えます。扱う色数が増えても描画に要する手間はまったく変わらず、画面上のデータとの演算もかんたんであるなど、グラフィック表示には有利ですが、半面、1ワードのアクセスでは1ドットしか書き込めないため、文字表示のように多くのドットを同時に書き込むような用途には向いていません。

0.2 テキスト画面

グラフィック画面とちょうど逆の性格を持っているのがテキスト画面です。テキスト画面という名称から、文字表示しかできないように思われるかもしれませんが、X 68000 のテキスト画面は一種のグラフィック画面にほかなりません。任意の位置にドットを打ったり、消したりせるような用途には便利になっています。

テキスト画面が先ほど説明したグラフィック画面と違うのは、テキスト画面はビット配列が水平(横)方向になっているということです。つまり、1ワード分のデータが横方向の16ドットに対応しているわけです。グラフィック画面では16ドットの書き込みをするのには、たとえ白黒表示であっても必ず16回の書き込み動作が必要でしたが、テキスト画面ではこれが1回の書き込みで行えるため、文字パターンのようにあらかじめ用意されているパターンを表示させるような用途には便利になっています。

X 68000 では、このようなテキスト画面を 4 プレーン分持っていて、それぞれのプレーンが 色コードの各ビットに対応しています。これによって、最大 16 色(65536 色の中から任意に選 択可能)の表示が可能になっています。

0·3 BG画面

BG (バックグラウンド) 画面は、次に説明するスプライトとともにゲーム向け的な色彩の強い画面です。ゲームの画面ではキャラクタが飛び回るだけではなく、都市や地形図などの背景をともなうのが普通です。このための画面として、先ほどのテキスト画面やグラフィック画面を用いることももちろん可能ですが、ゲームの場合、同じようなパターンが数多く用いられる場合が多いことに注目して、より効率のよい画面制御をめざしたのが BG 画面です。

BG画面は、全体を縦横とも 64 等分したマス目で構成され、そのうちの 32×32 個分の領域 が実際に画面に表示されるようになっています。それぞれのマス目には 1 対 1 に対応したメモリ領域があり、そのパタンの番号 (0~255) を書き込むだけで登録しておいたパタンが表示されるようになっています。スプライトのように各パタンを独立して 1 ドット単位で好きなところに表示するようなことはできませんが、スプライトが画面上最大 128 個までしか表示できないのに対して、BG では 32×32=1024 個を同時表示 (ただし、使えるパタンは 192 種類まで)できるのが特徴です。

X 68000 は、BG 画面を 2 面まで持てるようになっており、また BG 画面のうちどの部分が 画面上に表示されるかを各面独立に 1 ドット単位で指定できるようになっています。これによって背景のスムーズなスクロールが可能になっています。

0.4 スプライト

スプライトは、定義されたパタンを 1 ドット単位で任意の位置に表示できるものです。 X 68000 では縦横がそれぞれ 16 ドットのパターンを 256 個まで定義でき、その中から画面上で最大 128 個 (ただし、同一水平線上には 32 個まで) を同時に表示できます。グラフィック画面やテキスト画面が、グラフィックツールやワープロなど比較的動きの少ない画面を対象としているのに対し、スプライトはアクションゲームなどの、決まった形のキャラクタをすばやく動かすような目的に適したものです。

グラフィック画面やテキスト画面でこのようなゲームをつくろうとすると、キャラクタの移動先にすでにあるデータをあらかじめ読み出しておいて、キャラクタを別の場所に移動させるときにふたたび元に戻すという手間がかかります。複数のキャラクタが重なったときの処理などもなかなか厄介なものです。スプライトを使うと、このような画面上の重なり合いはすべてハードウェアで処理されますので、ソフトウェアはたんにスプライトの表示位置を指定するレジスタに書き込むだけですみ、CPUの負荷は非常に軽くなります。

X 68000 の初代機に付属してきたゲーム「グラディウス」などは、このスプライト機能をフルに利用した好例でしょう。

2

各画面の構成とアドレス配置

X 68000 の画面表示回路は、グラフィック、テキスト、BG、スプライトと、性格の異なる 4 種類の画面を同時に扱いながら、TV とのスーパーインポーズや画像取り込みなどに対応するなど、かなり凝った作りになっています。このため、すべてのレジスタなどを一度に列記すると理解しにくくなると思われますので、ここではまず X 68000 の持つ各画面の構造と、表示用メモリのアドレス配置などについて説明していくことにし、画面の ON/OFF やプライオリティ制御などの機能については次節以降で説明することにします。

0・1 グラフィック画面の構成

Ø・●1 グラフィック画面の画面モード

X 68000 がサポートを考慮しているグラフィック画面の画面モード一覧を 167 ページの表 1に示します。

X 68000 の表示モードは数多くありますが、ドット数に注目すれば、2種類の実画面と、4種類の表示画面の組み合わせになっています。表中、二重丸になっているところは、その画面モードが BASIC や XC のライブラリ、IOCS コールなどでサポートされていることを示し、たんなる一重丸になっている画面モードは、システムソフト上のサポートはない(ないし公開されていない)が、XC などに付属するプログラマーズマニュアルなどでは存在することになっている画面モードであることを示します。

また、表の中で高解像度モード、標準解像度モードという言い方がされていますが、これはたんに水平偏向周波数がそれぞれ 31 KHz、15 KHz であることを示しています。 X 68000 では通常 31 KHz モードが使用されていますので、15 KHz モードを標準解像度と呼ぶのは少し

●表……1 X68000 のグラフィック画面モード一覧

実画面	表示画面	高解像度モード (水平31kHz)	標準解像度モード (水平15kHz)	色モード×ページ数
	768×512	0	×	
1004 × 1004	512×512	0	◎(インターレース)	100 12 11
1024×1024	512×256	○(二度読み)	0	16色 1ページ
	256×256	◎(二度読み)	0	
	512×512	0	◎(インターレース)	65536色×1ページ
512×512	512×256	○(二度読み)	0	256色× 2ページ
	256×256	◎(二度読み)	0	16色×4ページ

◎: X-BASICやXCのライブラリ、IOCSからのサポート有

○:IOCS等からのサポートなし、CRTCへの設定は可

×:動作不可

変なことではありますが、この用語はシャープのマニュアル類のあちこちで見かけるので、ここでもその流儀に従うことにしました。

TV 放送の水平偏向周波数は 15 KHz ですので、スーパーインポーズを行う場合には 15 KHz モードを使用します。15 KHz モードで設定できる画面モードは、水平方向のドット数が 512 ないし、256 ドットの画面モードだけです。

COLUMN

インターレースと二度読み

インターレースは、TV 放送を行ううえで画面のちらつきを抑えながら、画面データの転送速度を低くするために考えられた方法です。人間の目にぎくしゃくした動きとして見えないようにするには、1/24 秒に 1 枚以上の速度で画面を表示する必要があります。TV 放送ではこれを前提に 1/30 秒に 1 枚の画面を送っていますが、この速度で画面の表示を行うと、動きは自然に見えるものの、画面全体のちらつきがひどく、非常に見づらくなってしまいます。このため、TV 放送では 525 本ある走査線を偶数番目と奇数番目のものに分け(それぞれの画面をフレームと呼ぶことにします)、1/60 秒ごとに交互に送ることで画面のちらつきを抑えています。このような表示方式をインターレース方式と呼びます。

X 68000の CRT インタフェースもインターレース方式をサポートしており、15 KHz モード時の 512×512 ドット表示はインターレース方式で行っています。 X 68000の CRT は 垂直方向の周波数は 60 Hz に固定されています(若干の周波数ずれには追従します)。このため、画面の垂直方向のドット数は 31 KHz モードでは 512、15 KHz モードでは 256 が基本 となっていますが、偶数番目のフレームと奇数番目のフレームとの区別を行って CRT に画

面データを送るインターレース方式を使うことで、15 kHz モードでも 512(=256×2)ドットの表示が行うことができるようになるわけです。ただし、上下左右の隣りどうしの画素の区別があまり問題とならない TV 画像と異なり、1 ドットずつの区別がなされるパソコンの画像でインターレース表示を行うと、ドットのちらつきがやや目につきます。

二度読みはインターレースとちょうど逆で、31 KHz モードで 256 ドット表示を行うものです。31 KHz モードでは基本的に縦方向は 512 ドットありますが、ある走査線の表示をした後、1 ライン下も同じデータを表示することで縦方向のドット数が半分になったように表示するものです。この方法では各ドットの縦方向の大きさが倍になるため(厳密には15KHz モードのときの 256 ドットモードとは異なりますが)、一応同じ絵が表示できるようになります。

COLUMN

オーバスキャン


インターレースと同じように、オーバスキャンも TV 放送の方式と関係があります。オーバスキャンというのは表示画面の領域を実際の CRT よりも大きくすることで、CRT の表示面全体に画面を表示する方法です。TV 放送の画像は CRT の全面に表示が行われますが、パソコンの画面は通常、表示画面全体が CRT の中央部に表示され、CRT の端には何も表示されない領域が残ります。パソコンの画面が長方形であるのに対して、CRT のほうは丸みを帯びていますし、また CRT の隅のほうはあまり解像度がよくないため、画面全体を見るような用途の多いパソコンでは CRT の中央部を使うようにしているわけです。

X 68000 も 31 KHz モードのときには、このような表示 (アンダスキャンと呼ぶことにします) を行いますが、15 KHz モードのときにはスーパーインポーズでの動作を考慮し、オーバスキャンでの表示が行われます。スーパーインポーズを行ったときに X 68000 の画面のほうがアンダスキャンになっていると、X 68000 側で全面を塗りつぶしたにもかかわらず、画面の端には TV 画面が見えたままになってしまいます。このため、X 68000 の画面表示は 15 KHz モードではオーバスキャン動作にして CRT の表示面全体が扱えるようにしているのです。


Ø·●2 グラフィックVRAMのアドレス配置


実画面が 1024×1024 ドットのときと、 512×512 ドットのときのグラフィック VRAM のアドレス配置を図3 と図 4 に示します。グラフィック VRAM のアドレス配置は、実画面のモードによって変化しますが、いずれの場合でも、画面上の 1 ドットは1 ワード(16 ビット)となり、あるドットの右隣りのドットは 2 番地先、さらにその隣りは 4 番地先……というぐあいになります。実画面が 1024×1024 ドットのときは、VRAM の領域は 1 ページで 2 Mバイト分の領域を使用し、 512×512 ドットのときは各ページが 512 K バイトずつを使用します。つまり、ページ 0 は00000 0000 0000 0000 0000 0000 00000 0000 0000 0000 0000 0000 0000 0000 0000 00000 00


●図……3 グラフィック VRAM のアドレス配置 (実画面 1024×1024 ドット時)





●図……4 グラフィック VRAM のアドレス配置(実画面 512×512 ドット時)














COLUMN

ページとプレーン

ページとプレーンはよく似た概念ですが、本書では表示色やスクロール位置指定などをほかとまったく独立して指定できる単位をページ、テキスト画面のようにほかと組み合わされて色指定を行っているようなものの場合、それぞれの画面をプレーンと呼ぶことにします。

グラフィック画面は、画面モードによって、1つから4つの画面を持つことになります。 それぞれの画面は、他のページの画面とは完全に独立して表示制御(色指定、スクロール、 プライオリティ、ON/OFF制御など)が可能であるため、ページと呼びます。

一方、テキスト画面は4つの画面から構成されます。テキスト画面は、この4つの画面のそれぞれが色コードの1ビットに対応しており、4つを使って16色(4ビット)のうちのどの色になるかの指定を行うようになっています。また、スクロール位置やON/OFF制御なども、4プレーンすべてで連動して扱われます。このため、テキスト画面では、それぞれの画面をプレーンと呼ぶことにしています。

0.2 テキスト画面の構成


②・②1 テキスト画面の画面モード

テキスト画面の画面モードはグラフィック画面と異なり単純です。表示画面サイズはグラフィック画面のサイズに連動しますが、実画面のほうは画面モードによらず、つねに 1024×1024 ドットの大きさがあり、プレーン数は4プレーンとなっています。

②·②2 テキストVRAMのアドレス配置

テキスト画面の各プレーンは1ワードが水平方向の16ドットに対応するタイプのグラフィック画面です。4つあるプレーンのそれぞれをT0プレーン,T1プレーン,T2プレーン,T3プレーンと呼ぶことにします。アドレス領域はT0プレーンがSE00000~SE1FFFF,<math>T1がSE20000~SE3FFFF,<math>T2がSE40000~SE5FFFF,そして<math>T3がSE60000~SE7FFFFとなっています (図 5)。

●図……5 テキスト画面のアドレス配置



テキスト画面の色コードは、グラフィック画面のように直接データを書き込むのではなく、 T0~T3の各プレーンの同じ位置に対応するデータによって16色の中から選択されます。あるドットの色コードを知るには4プレーン分(4回)の読み出しが必要であり、やや面倒ですが、書き込みは複数のプレーンに同時に書き込む機能があるため、使用する色数を増やしても、描画速度にはさほど影響しないようになっています。


0·3 BG画面の構成

Ø·❸1 BG画面の画面モード

表示画面が 512×512 ドットのときには 1 ページ, 256×256 ドットモードのときには 2 ページの BG 画面が使用可能です。BG 画面の実画面と表示画面の関係を図 6 に示します。

BG 画面の実画面は縦横ともつねに表示画面の 2 倍になっています。 BG 画面に使用されるパタンの大きさは、表示画面が 512×512 ドットモードのときには 16×16 ドット、 256×256 ドットモードのときには 8×8 ドットと変化します。このため、 BG 画面に並ぶパタンの数は、画面モードによらず、つねに実画面上は 64×64 個、表示画面上は 32×32 個になります (BG 画面の表示画面サイズは画面モードレジスタ(アドレスSEB 0810)の HRES ピット(ビット 0,1)

●図……6 BG 画面の実画面と表示画面




画面モードレジスタの HRES ビット	表示画面サイズ	実画面サイズ	パタンサイズ (1ヶあたり)			
0.0	256×256ドット	512×512ドット	8 × 8 ドット			
0 1	512×512ドット	1024×1024ドット	16×16ドット			

②・③ 2 BG画面用メモリのアドレス配置

BG画面用のメモリ領域のアドレス配置を図7に示します。BG画面用のRAMは、表示に利用するパタンを登録する領域 (PCG エリア)と、実画面を 64×64 (=4096)に分割した各領域と1対1に対応し、どの位置に、どのパタンを表示するかを決める領域(BG データエリア)に分割されます。このうち、PCG エリアはスプライトと共用になっています。

BG画面用の RAM のうち、前半の $16 \, \mathrm{K}$ バイト (\$EB8000~\$EBBFFF) は PCG エリア 専用に利用されます。PCG のパタン登録は $1 \, \mathrm{F}$ ットあたり 4 バイト使用されるため、パタンの 大きさが $16 \times 16 \, \mathrm{F}$ ット (画面モードが $512 \times 512 \, \mathrm{F}$ ット) のときには、パタン $1 \, \mathrm{O}$ つあたり $128 \, \mathrm{K}$ バイト、 $16 \, \mathrm{F}$ ット (画面モードが $16 \, \mathrm{E}$ と $16 \, \mathrm{E}$ と $16 \, \mathrm{E}$ のときには $16 \, \mathrm{E}$ のときにな $16 \, \mathrm{E}$ に $16 \, \mathrm{E}$ のときにな $16 \, \mathrm{E}$ のときは、この領域に $128 \, \mathrm{E}$ のときにな $16 \, \mathrm{E}$ ます。 $16 \, \mathrm{E}$ のときは計算上は $16 \, \mathrm{E}$ のときは $16 \, \mathrm{E}$ のは $16 \, \mathrm{E}$ のときは $16 \, \mathrm{E}$ のときにな $16 \, \mathrm{E}$ のとをは $16 \, \mathrm{E}$ のときにな $16 \, \mathrm{E}$ のときにな $16 \, \mathrm{E}$ のときにな $16 \, \mathrm{E}$ のとをは $16 \, \mathrm{E}$ のときにな $16 \, \mathrm{E}$ のとな $16 \, \mathrm{E}$ のとな $16 \, \mathrm{E}$ のとをは $16 \, \mathrm{E}$ のとな $16 \, \mathrm{E}$ のとな $16 \, \mathrm{E}$ のとき $16 \, \mathrm{E}$

BG 画面用の RAM の後半 16 K バイトは、8 K バイトずつの領域(\$EBC000~\$EBDFFF、\$EBE000~\$EBFFFF) に分割されます。BG 画面を 2 面使うときは両方とも BG データエリアに、1 面しか使わないときには前半の 8 K バイトを PCG エリアに、BG 画面を 2 面とも使わないときは両方とも PCG エリアとしてしまうことができます。



●図·····1 PCG エリア、BG データエリアのアドレス配置

3種類の中から好きな構成を選択可能

これにより、BG画面を1面分しか使わない場合には16×16ドットのパタンを192 (= 128+64)個、BG画面をまったく使わないとき(すべてスプライトパタンとして利用する場合)は256個までのパタンを登録できます。

0.03 PCGエリアの構造

PCG エリアのデータ構造を 176 ページの図 8 に示します。

PCG エリアのデータは、 8×8 ドット分(8ロングワード=32バイト)が定義パタンの単位となっています。画面モードが 256×256 ドット時の BG 画面のように、1パタンが 8×8 ドットのときには、201組がそのまま1パタンとして使われ、27ライトや202×212ドットのBG 画面のように、1パタンが216×216ドットのときには PCG データが21つずつ組み合わされて21パタン分として使われ、番号も21パタン分ごとに取られます。つまり、21のときのパタン番号の、21、22、23が23が24に取られます。つまり、24、25、26、27番が28・28・28・29のパタン番号の、29、29のが29のが29のでのように組み合わされるかは図の右下に示しておきました。20の例は216×216ドットパタンの番号ののデータが、21のときのパタン番号の、21、22、23からどのように構成されるかを示しています。

各 PCG の登録データとパタンの対応は図の右側に拡大して示しています。PCG エリアはロングワード (32 ビット) 単位でアクセスすると、ちょうど横 8 ドット分のデータが一度に扱えるうえ、ビット配置も最上位の 4 ビットが左端、最下位の 4 ビットが右端のドットに対応するようになり、扱いやすいでしょう。

PCG データは1ドット分が4ビットで表されており、これが各ドットの色コードの下位4ビットになります。上位4ビットは BG データエリアやスプライトスクロールレジスタにあり、実際に表示される BG パタンやスプライトごとに指定することができます。この2つが組み合わされることで画面上256 色、各パタンごとに16 色までの表現が可能となっています。

●図……8 PCG エリアの構造


アドレス		ン番号	PCGエリア	bit	21			16	15			bit
	16 X 1	8×8	100277	Dit	31	70.1	11-5.8	111	111	714	SEEF.	TEL
\$EB8000		0		+\$00	P7	P6	P5	P4	P3	P2	P1	PO
\$EB8020	0	-	************	1.7	+6+	***	***	444	+++	+++	+++	+++
\$EB8040		2		+\$04	P15	P14	P13	P12	P11	P10	P9	P8
\$EB8060	-	3		1	***	***		+++	111	+++	-	***
\$EB8080		4		+\$08	P23	P22	P21	P20	P19	P18	P17	P16
\$EB80A0	1	5	*************	1,000	111		1111	111				
\$EB80C)	6		+\$0C	P31	P30	P29	P28	P27	P26	P25	P24
\$EB80E0)	7		1,000		1.50	111	111		111		
1		1		+\$10	D30	P38	P37	P36	P35	P34	P33	P32
-	3	3		1310	1.33	1 30	1 37	1 30	1 33	1.54	, 55	100
\$EB9F8	0	252	The season of the season	1011	047	P46	P45	P44	P43	P42	P41	P40
\$EB9FA	0 0	253		+\$14	F41	F40	F43	F-4-4	143	142	141	1 40
\$EB9FC	0 63	254		1	DCC	DEA	DES	DES	DEI	DEO	D40	P48
\$EB9FE	0	255	711000000000000000000000000000000000000	+\$18	P55	P54	P53	P32	P31	P50	P49	140
\$EBA00	_		A Compression	1000	200	200	001	000	DEG	050	007	DEC
\$EBA02	0			+\$1C	P63	P62	P61	160	P59	P58	P57	P56
\$EBA04	64		*************		-				****			
\$EBA06			****************					8 F	ット			
\$CBA00	-	-					/					
1	1	¥.	1 1				/					
\$EBBF8	n	i	<u> </u>				/					
\$EBBFA	0		*************				4					
 1 1 3 1 4 1 1 4 1 1 1 1 1 1 	1 127		************			1	0					
\$EBBFC	0.											
er porce	0		************			/						
\$EBBFE	0	ļ				/						
\$EBBFE	0					/						
\$EBDF8	0											
\$EBDF8 \$EBDFA	0 191											
\$EBDF8 \$EBDFA \$EBDFC	0 191											
\$EBDF8 \$EBDFA	0 191											
\$EBDF8 \$EBDFA \$EBDFC	0 191					/	6×1	5 ドッ	トバタ	ン(ハ	グタン者	子号0
\$EBDF8 \$EBDFA \$EBDFC \$EBDFE	0 0 191 0			-			6×16	5 F 'y	_	ン(ハ	グンイ	养号 0
\$EBDF8 \$EBDFA \$EBDFC \$EBDFE	0 0 0 0 0			_		/	6×16	-	_	ン(ハ	タン者	译号 0
\$EBDF8 \$EBDFA \$EBDFC \$EBDFE \$EBFF8	0 0 191 0 0 255					/ 	6×16	-	_	ン (バ	タン者	等 60
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255						6×16	-	_			等 0
\$EBDF8 \$EBDFA \$EBDFC \$EBDFE \$EBFF8	0 0 191 0 0 255					/	6×16	-	_		マン祖	译号 0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255					/ 	6×10	-	_			养号 0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255					/	6×16	-	_			等 号0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255				P63		6×16	-	_			译号 0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255			16 10 1	P63		6×16	-	_			· 号 0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255			16 10 1	P63		6×16	-	_			· 号 0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255			16 ドット	P63		6×16	-	_			等 0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255			16 ドット	P63		6×16	-	_			等 60
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255			16 ドット	P63		6×16	-	_			等
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255			16 10 1	P63		6×16	-	_			等 0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255			16 10 1	P63		6 × 16	-	_			* 号0
\$EBDF8 \$EBDFA \$EBDFC \$EBDFE \$EBFF8 \$EBFFA \$EBFFC	0 0 191 0 0 255			16 ドット	P63		6×16	-	_			等 号0
\$EBDF8 \$EBDFA \$EBDFC \$EBFF8 \$EBFF8 \$EBFFA	0 0 191 0 0 255			16 10 1	P63		6 × 16	PO	_			* 号0

Ø・Ø 4 BGデータエリアの構造

BG データエリアの構造を図9に示します。BG の1ブロックあたり1ワードが割り当てられています。下位8 ビットは PCG エリアに登録されたパタンの番号、ビット8~11 の4 ビット (COLOR) は色コードの上位4 ビット (下位4 ビットは PCG エリアで1 ドットごとに指定する)を示します。

ビット 15 は垂直 (上下) 方向の反転指定ビット, ビット 14 は水平 (左右) 方向の反転指定 ビットで、それぞれビットが 1 になっていると、表示されるパタンの上下方向、左右方向が反 転して表示されます。

●図……9 BG データエリアの構造



0・4 スプライト画面の構成

2・○1 スプライト面画の画面モード

スプライトは、表示画面が 512×512 ドット、または 256×256 ドットモードのときに使用可能です。スプライトのパタン登録は BG 画面の PCG エリアを共用しますが、BG 画面の場合、表示画面サイズによってパタンの大きさが変わるのに対して、スプライトは画面モードによらず、つねに 16×16 ドットの大きさであるため、BG 画面とスプライトのパタン番号が一致しなくなる場合があることに気をつける必要があります。表示画面サイズが 512×512 ドットモードのときは、BG データエリアとスプライトで使用するパタン番号は同一になりますが、 256×256 ドットモードのときには、BG パタン番号が 0、1、2、3004 つで表されるパタンがスプライトのパタン番号 0 に、00 に、01 になります。

②・②2 スプライト画面のアドレス配置


スプライトの制御は、パタンを登録する PCG エリアと、表示場所などを定義するスプライトスクロールレジスタで行います。PCG エリアについては、BG 画面のところで説明したので、ここではスプライトスクロールレジスタについて説明することにします。

スプライトスクロールレジスタのアドレス配置とその構造を179ページの図10に示します。 スプライトスクロールレジスタは、表示するパタンの番号、表示位置、表示の ON/OFF な どをスプライトごとに指定するもので、1 組が 8 バイト分の領域を使用します。\$EB 0000~\$EB03FF の1 Kバイトに計 128 組用意されていますので、X 68000 で表示可能なスプ ライトの数は最大 128 個になります。ただし、ハード上の制約から、同一水平線上には 32 個ま でしか表示できず、33 個目以降のスプライトは表示されません。

②・②3 スプライトスクロールレジスタの構造

スプライトスクロールレジスタは、スプライト1つあたり4ワード分が割り当てられており、 それぞれのレジスタの内容は次のようになっています。


●図……10 スプライトコントローラ スプライトスクロールレジスタ (\$EB0000~\$EB03 FF)



第1ワード、第2ワードは、それぞれスプライトの左上隅の点の X 座標、Y 座標を指定します。第3ワードは BG データエリアのデータと同一の構造で、表示されるパタン番号、色コードの上位 4 ビット、水平/垂直方向の反転指示などを行います。第4ワードは、スプライトと BG の間の表示の優先順位 (プライオリティ)を指定するものです。 ON/OFF 制御やプライオリティ制御用のビットについては次節で説明しますので、ここでは第1、第2ワードだけに注目してください。

スプライトの仮想座標系(実画面)は1024×1024ドット分の領域がありますが、この座標のとり方は、X座標、Y座標とも実際に表示されている画面(実画面)上の座標とは16ドットずつずらしています(図11)。つまり、実画面の左上隅の座標はスプライト画面では(16,16)になります。これは、スプライトを画面の左や上の隅の方向に持っていったときに完全に画面の外に出るまで移動できるようにするためであると思われます。

●図……11 スプライト画面の座標系



*上段は512×512ドットモード時 下段は256×256ドットモード時

[]内は表示画面上の位置 ()内はスプライト画面上の座標

3 画面制御

前節では X 68000 の持つ各種の画面の特徴や、表示用のメモリの構成などについて説明しました。この節では、画面制御ロジックのおおまかな構成について説明した後、各画面どうしの重ね合わせの処理やスクロール、高速クリアや画像取り込みなどの各種の画面制御機構の動作について説明していくことにします。

Ø·1 CRTインタフェースの構造

X 68000 の CRT インタフェース部のプロック図を図 12 に示します。 X 68000 の画面機構は、CRT コントローラ、ビデオコントローラ、スプライトコントローラの3 種類の LSI によって実現されています。これらの LSI は、すべてシャープが X 68000 用に開発したものです。各コントローラのおおまかな役割分担は次のようになっています。

0.01 CRTC


CRT コントローラ (CRTC) は、CRT インタフェース全体が動作するために必要な各種タイミング信号の発生とテキスト画面、グラフィック画面の制御がおもな仕事です。テキスト画面やグラフィック画面のスクロール処理、高速クリアや画像取り込み回路のコントロールなども、CRTC が行っています。

CRTCの持っているレジスタの一覧を 183ページの図 13に示します。このうち、R 00~R 08 は CRT ディスプレイとのタイミング調整用, R 09~R 19 と R 21, R 23, CRTC 動作ポートは画面スクロールや高速クリア動作, 画像取り込みなどの制御, R 20 は画面モードの設定に使用されます。

◎・● 2 ビデオコントローラ

ビデオコントローラは、グラフィック VRAM やテキスト VRAM のデータ、スプライトコ

●図……12 CRTインタフェースブロック図



●図……13 CRTC 内部レジスター覧



●図……14 ビデオコントローラレジスタ一覧

[未 使 用	実画面サイズ	色モード
R0 (\$E82400)		SIZ	COL

R1	未使用	画面間	プライオリ	ティ制御	グラフィック画面間プライオリティ制御						
		スプライト	テキスト	グラフィック	ンプライツン画面画シライスツティの呼						
\$E82500)	/	SP	TX	GR	GP3	GP2	GP1	GPO			

R 2 (\$E82600)	ビデオ	半透明/特殊プライオリティ制御						つねに	画面ON/OFF制御						
	カット									テキスト	グラフィック				
	YS	АН	VHT	EXON	1/2	Bp	G/G	94	,0,	SON	TON	GS4	GS 3	GS2	GS1

ントローラの出力などをもとに、各画面の ON/OFF や画面間のプライオリティ処理、半透明 処理やカラーパレットの処理などを行っています。

ビデオコントローラの持つレジスタ一覧を図14に示します。

R 0 は画面モードの設定、R 1 はプライオリティ制御、R 2 は画面の ON/OFF や特殊プライオリティなどの制御に使用されます。カラーパレットもハード的にはビデオコントローラに含まれているのですが、プログラム上からはまったく異質なものであるため、ここではビデオコントローラのレジスタには含めず、後でまとめて説明することにします。


◎・03 スプライトコントローラ

スプライトコントローラはスプライト画面と BG 画面の表示制御を行います。BG 画面のスクロールやスプライトの表示位置の設定、個々のスプライトと BG 画面間のプライオリティの制御もスプライトコントローラが行っています。

スプライトコントローラのレジスタ一覧を 185ページの図 15 に示します。各スプライトと 1 対 1 に対応し、表示位置やパターン番号、色コードの上位 4 ビットなどを保持するスプライトスクロールレジスタが 128 組(1 組は 4 ワード)、BG 画面の表示位置や ON/OFF 制御など を行う BG スクロールレジスタが 5 ワード、スプライト/BG 画面の画面モード制御を行うレジスタが 4 ワード分あります。

X 68000 の画面表示は、これらの協調動作によって行われているため、画面モードの設定など、各コントローラの間でおたがいにつじつまをあわせておかなくてはならないものについては各コントローラごとに設定するレジスタを持っています。コントローラのレジスタを直接操作する場合、他のコントローラの設定も変更する必要がないかどうかを、考慮しておく必要が

●図……15 スプライトコントローラレジスタ一覧




あります。

©·2 画面のON/OFF, プライオリティ制御機構

X 68000 の画面の ON/OFF やプライオリティの制御構造を 186 ページの図 16 に示します。スプライトと BG 画面間、グラフィック画面の各ページ間でのプライオリティ制御や各々

●図……16 プライオリティ制御



の ON/OFF 制御が行われた後、グラフィック画面、テキスト画面、スプライト+BG の各画面間のプライオリティ制御、ON/OFF 制御が行われます。

スプライトコントローラでは BG 画面とスプライトの制御を行います。BG 画面は BG コントロールレジスタによって 2 画面独立に ON/OFF 制御ができ、スプライトはスプライトスクロールレジスタのプライオリティ制御ビットによって 1 つずつ独立して表示 ON/OFF とBG 画面との間でのプライオリティの制御ができます。

ビデオコントローラは、グラフィック画面のページ間のプライオリティ制御と ON/OFF 制御に加え、グラフィック、テキスト、スプライト+BG の各画面のプライオリティや ON/OFF の制御を行っています。

* スプライトと BG 画面は、スプライトコントローラで合成された後にビデオコントローラに送り込まれますので、ビデオコントローラではスプライトと BG 画面の区別は行えず、レジスタの名称などではたんにスプライトとして扱われています。

Ø・Ø1 ビデオコントローラによるON/OFF,プライオリティ制御

ビデオコントローラの持つレジスタのうち、画面のプライオリティ制御に関するレジスタは R 1、画面の ON/OFF に関係するレジスタは R 2 の下位 8 ビットです。R 2 の上位 8 ビットは 特殊プライオリティや半透明の制御用に使用します。ビデオコントローラのレジスタはすべて READ/WRITE 可能なので、現在の設定をいったん読み出した後、必要なビットだけを書き換えることが可能です。

1 プライオリティ設定

ビデオコントローラの R1のビット配置を図 17に示します。ビデオコントローラの R1は、下位8ビットがグラフィック画面のページ間のプライオリティの指定、上位8ビットはグラフィック、テキスト、スプライト+BGの各画面のプライオリティの指定用となっています。

2 グラフィック画面のページ間プライオリティ

グラフィック画面のプライオリティ設定は、もっともプライオリティの高いページ番号をビット0と1で、次のプライオリティのページ番号をビット2、3で、3番目をビット4、5で、もっともプライオリティの低いページ番号をビット6、7で指定するようになっています。異なるプライオリティのところに同じページ番号を指定することは禁止されています。

画面モードによっては、グラフィックのページ数が1ページや2ページしかない場合もあります。1ページだけの画面モードのときには、プライオリティ値とページ番号がすべて一致した値、\$E4を書き込みます。2ページのモードのときには、GP0とGP1が、GP2とGP3がペアとなり、GP0とGP1のペアがプライオリティの高い側、GP2とGP3のペアがプライオリティの低い側のページ番号設定に使用されます。ページ0を指定するには0100を、ページ1の指定は1110を指定します。つまり、ページ0のプライオリティがページ1よりも高い場合には\$E4(11100100)を、逆の場合には\$4E(01001110)を指定することになります。

3 画面間プライオリティ設定

R1の上位8ビットでは、グラフィック、テキスト、スプライト+BGの各画面のプライオリティ設定を行います。プライオリティ値は'00'がもっともプライオリティが高く、'01'がその次、'10'がもっとも低いという指定になります。'11'という設定は禁止です。異なる画面に同じプライオリティを設定することも禁止されています。


R1の最上位の2ビット(ビット14とビット15)は現在使用されていませんので、何を書き込んでも動作には影響しません。

4 ON/OFF設定


ビデオコントローラの R 2 の下位 8 ビットはグラフィック、テキスト、スプライト+BG の各画面の表示 ON/OFF 制御を行います。

グラフィック画面の ON/OFF は、実画面が 1024×1024 ドットのとき(R 0 のビット 2 が 1

●図·····17 ビデオコントローラ R1(\$E82500)



[4ページモード以外でのGP3-GP0の設定]



プライオリティは 2 bit で表され 00 > 01 > 10 の順になる。('11' は設定禁止)

のとき)にはビット 4 で、実画面が 512×512 ドットのときにはビット $0 \sim 3$ を使って、ページ ごとの ON/OFF 制御が行えます。ビットが '1'になっていると表示が ON、'0'だと OFF になります。この ON/OFF 制御用のビットは、各ページに対応するのではなく、プライオリティ に対応していることに注意しておいてください。つまり、ビット 0 で ON/OFF 制御されるの はグラフィックのページ 0 ではなく、R 1 のビット 0 と 1 で指定されているページになります。 画面モードによってはページ数が 4 ページ未満のこともあります。このときの設定は次のよう になります。

画面が 1ページのとき(65536 色モード), ビット 0 ~ 3 はすべて同じ値にします。表示を ON にするときは '1111'に、OFF のときは '0000'になります。画面が 2ページのとき(256 色モード) にはビット 0 とビット 1 、ビット 2 とビット 3 を同じ値にします。 たとえばプライオリテ

ィの高いほうの画面が表示 OFF で、低いほうの画面が ON なら、設定する値は '1100' になります。

テキスト画面とスプライト+BG画面は、それぞれ R 2のビット 5 と 6 で ON/OFF 制御を行います。いずれも '1'のときが表示 ON、'0'のときが OFF になります。ビット 7 は未定義となっていますが、'0'を書き込むようにしてください。

Ø・Ø 2 スプライトコントローラの持つON/OFF, プライオリティ制御


スプライトの ON/OFF や BG 画面との間でのプライオリティの設定は、スプライト 1 つ 1 つに対応しているスプライトスクロールレジスタで個別に行い、BG 画面の ON/OFF 制御は BG コントロールレジスタでページごとに行います。それぞれのレジスタの内容を 190, 191 ページの図 18 と図 19 に示します。

BG画面間のプライオリティは、つねに BG0が BG1よりも高くなっており、変更はできません(画面処理の都合上どうしても入れ替えを行いたいときには、それぞれが使用している BG データエリアの番号のほうを入れ替えてしまうことで同じ効果を得ることができます)。

スプライトスクロールレジスタは、各スプライトごとに 4 ワード (8 バイト) 分の領域があり、プライオリティ制御と ON/OFF 制御は 4 ワード目の下位 2 ビット (ビット 0 と、ビット 1)に割り当てられています。この 2 ビットのデータが '00 のときには、該当するスプライトの表示が OFF になります。 '01 のときには、スプライトは BG 画面の後ろ、 '10 のときには BG 0 と BG 1 の間、 '11 のときには BG 画面の上に表示されます。

BG画面の ON/OFF は、BG コントロールレジスタのビット 0 (BG 0 ON) とビット 3 (BG 1 ON) によって、各 BG 画面ごとに独立して行えるようになっています。

●図……18 BG スクロールレジスタ (BG コントロール) (\$EB 0808)



BG0はBGデータエリア0を使用

1 //


未定義

BG0表示OFF 0

// ON 1

*BG0とBG1で同一のBGデータエリアを使用してもよい。

●図……19 スプライトスクロールレジスタ (\$EB 0000~)



グラフィックページ間プライオリティ制御のからくり


本文中では動作の説明がややこしくなるため、標準設定以外の値を設定した場合、どのよ うな動作になるか触れられなかったので、ここでプライオリティ制御の仕組みとあわせて説 明しておくことにしましょう。なお、この内容は筆者が個人的に調べたものなので、将来に わたってこのような仕様である保証はありません。標準設定以外の値を意図的に使うときは この点に注意しておいてください。

X 68000 のグラフィック画面のプライオリティ制御機構のプロック図を図 20 に示しま す。


グラフィック画面用の RAM は 512×512 ドット× 4 ビット分 (128 K バイト) が 1 ブロ ックとなっており、これが4ブロック分集まってグラフィック VRAM を構成しています。 図では、このそれぞれに VRAM #0~VRAM #3という番号をつけておきました。CPU か らアクセスするときには、256色モードのときには VRAM #0と#2が下位 4 ビット、 VRAM # 1 と# 3 が上位 4 ピットとなり、65536 色モードのときには VRAM # 0 が最下位 の 4 ビット、VRAM # 3 が最上位の 4 ビットとなるように組み合わされます。

一方、プライオリティ制御回路からの出力も4ビット単位のデータが4つとなっています。 これを図では GD 0~GD 3 で示してあります。このデータの扱われ方は、実画面が 512×512 ドットのときと、1024×1024 ドットのときとで大きく変わります。実画面が 512×512 ドッ

●図……20 グラフィック画面間プライオリティ制御機構 表示アドレス#0 表示アドレス#1 表示アドレス#2 表示アドレス#3 VRAM # 1 VRAM # 0 VRAM#3 VRAM#2 (512×512×4bit) (512×512×4bit) (512×512×4bit) (512×512×4bit) ビデオコントローラのR1 (\$E82500)の下位8bit GP 0 GP 1 GP 2 GP3 GP_n 00 VRAM # 0 01 VRAM # 1 10 VRAM # 2 11 ····· VRAM #3 GDO GD1 GD2 GD4



実画面 512×512ドット時



実画面 1024×1024ドット時

トのときは、色モードによって次のように変化します。

16 色× 4 ページモード時

GD 0~GD 3 がそのまま 4 つの画面のデータとして扱われます。プライオリティは GD 0 がもっとも高く、GD 3 がもっとも低くなります。

256 色× 2 ページモード時

GD1とGD0, GD3とGD2が組み合わされます。GD0とGD2が下位の4ビット、GD1とGD3が上位の4ビットになります。GD1とGD0の組み合わせの画面がGD3とGD2の組み合わせの画面よりもプライオリティが高いものとして扱われます。

65536 色×1ページモード時

GD 0~GD 3 がすべて組み合わされて 65536 色のデータになります。GD 3 が最上位の 4 ビット、GD 0 が最下位の 4 ビットとなります。

実画面が 1024×1024 ドットモードのときは、 $GD0\sim GD3$ の4つの画面が組み合わされて 1024×1024 ドットの画面を構成します。組み合わされ方は図の下に示したとおり、GD0が左上、GD1が右上、GD2が左下、GD3が右下の 512×512 ドットの領域のデータとなり

ます。

ビデオコントローラの下位 8 ビットの GP 0~GP 3 は、GD 0~GD 3 のそれぞれが VRAM の、どのバンクに対応するかを決めているのです。IOCS コールなどで画面を初期化した後は、VRAM のバンク番号と GD が 1 対 1 に対応するような値(SE 4 : GP 3=11、GP 2=10、GP 1=01、GP 0=00)になっています。本文中では、異なるプライオリティに同一の画面を設定してはいけないと書きましたが、このことを理解して扱うなら、同じ画面を指定してもかまいません。

この値を意図的に書き換えるとおもしろい動作になります。たとえば、256 色×2 画面モードのときに GP 0~GP 3 を 8D 8 (GP 3=11、GP 2=01、GP 1=10、GP 0=00)にしてみます。これは標準設定から GP 1 と GP 2 を取り替えたものです。こうすると、プライオリティの高いほうの画面の色コードは RAM # 0 を下位 4 ピット、RAM # 2 を上位 4 ピットとする 8 ピットデータに、低いほうの画面は RAM # 1 を下位 4 ピット、RAM # 3 を上位 4 ピットとする 8 ピットデータになります。

実画面が 1024×1024 ドットのときも GD $0 \sim$ GD 3 の標準設定はSE 4 です。これを先ほどと同じようにSD 8 とすると、GD 1 の領域と GD 2 の領域がそっくり入れ替わります。また、S00 とすると、GD $1 \sim$ GD 3 の領域もすべて GD 0 と同じものが表示されることになります。

◎・3 画面スクロール

スクロールとは、画面上に表示されているものを全体に上下左右に連続して動かすことです。 ソフト的にスクロールを行うときは、実際に VRAM のデータを移動方向にあわせて転送する ことになりますが、ここで述べるハード的な画面スクロールは、実画面上での表示開始位置(表 示画面の左上の座標)を任意に変更することで行います。表示開始位置を実画面で右のほうに 動かしていくと、画面上は表示されているものがすべて左に移動しているように見えるため、 スクロール動作が実現されるわけです。スクロール機能は、画面の表示を縦や横に移動するス クロール処理の高速化だけでなく、実画面が表示画面よりも大きい場合に実画面上の適当なエ リアを表示させるなどの用途にも用いられます。X 68000 ではテキスト画面、グラフィック 画面の表示開始位置は CRTC で、BG 画面はスプライトコントローラの BG スクロールレジ スタで行います。


表示開始位置の指定はテキスト画面、グラフィック画面、BG画面それぞれで独立して行え、さらに、グラフィック画面や BG画面が複数ページある画面モードのときには、各ペー

ジごとに指定できるようになっています。各画面とも、表示画面は実画面内いっぱいまで自由に動かすことができます。表示画面の範囲が実画面からはみ出すような指定をした場合の動きに違いがあります。たとえば、実画面の水平ドット数が 512 ドット、表示画面の水平ドット数が 256 ドットのときに、表示開始位置の X 座標として 257 以上の値を与えると、表示画面の右端の位置は実画面の外側にはみ出します。

このときの動作を図 21 に示します。グラフィック画面や BG 画面では、上下左右どちらにもはみ出した指定ができます。はみ出した部分には実画面の反対側にあたる部分が表示されます。上にはみ出した部分は下側の部分が、右にはみ出した部分は左端の部分がつながって表示されます。この性質から、グラフィックや BG 画面のスクロールは球面スクロールであるといっています。

一方、テキスト画面は上下方向のはみ出しだけが許され、左右方向にははみ出した指定はできません。はみ出した指定をすると、画面の表示がおかしくなります。上端と下端がくっついたように見えるため、テキスト画面のスクロール方式を円筒スクロールと呼んでいます。196ページの図 21 に画面スクロール動作の例を示します。

●図……21 画面スクロール



❸・❸1 グラフィック画面とテキスト画面のスクロール


グラフィック画面とテキスト画面のスクロールは CRTC によって行われます。CRTC の持つレジスタのうち、グラフィック画面のスクロールは R $12\sim$ R 19(グラフィックスクロールレジスタ)、テキスト画面のスクロールは R 10 と R 11 (テキストスクロールレジスタ) で行います。グラフィックスクロールレジスタのうち、ページ 0 用にあたる R 12 と R 13 は、実画面が 1024×1024 ドットモードのときに対応するため、それぞれ 10 ビットが有効ですが、ページ $1\sim3$ は実画面が 512×512 ドット以下のときにしか存在しないので、対応するスクロールレジスタは 9 ビットまでが有効となっています。

実画面サイズが 512×512 ドットのときのグラフィックスクロールレジスタの設定は少々注意が必要です(図 22 参照)。グラフィック画面が 16 色× 4 ページモードのときには R 12, R 13 がページ 0, R 14, 15 がページ 1 にというぐあいに 1 対 1 に対応しますが、 256 色× 2 ページモードのときには R 12 ~ R 15 がページ 0 用, R 16 ~ R 19 がページ 1 用のスクロールレジスタと

実画面が512×512ドットのため使用されない 10 9 bit 15 R12 \$E80018 ベージOX-ΧO R13 \$E8001A ベージOY-R14 \$E8001C ベージ1X ページOX R15 \$E8001E ページ1Y ベージOX R16 \$E80020 X2 ページ2X ページ1X -ベージロY R17 \$E80022 Y 2 ベージ2Y R18 \$E80024 X3 ページ3X・ R19 \$E80026 Y3 ベージ3Y 16色モード時 256色モード時 65536色モード時

●図……22 CRT コントローラ グラフィックスクロールレジスタ (\$E80018~\$E80026)

実画面 512×512ドット時



実画面 1024×1024ドット時

なります。ページ 0 をスクロールするときには、R 14 には R 12 と同一の値を、R 15 には R 13 と同じ値を設定します。同様にページ 1 のときは R 16 と R 18, R 17 と R 19 は同一の値を設定するようにします。

65536 色×1 ページのときには R 12, R 14, R 16, R 18 のすべてに X 座標を, R 13, R 15, R 17, R 19 のすべてに Y 座標を設定します。

実画面が 1024×1024 ドットのときには R 12 と R 13 だけが使用され、R 14~R 19 は無視されますので、このような配慮は不要です。

COLUMN

グラフィック画面のスクロールと高速クリア制御のからくり

画面スクロールや高速クリアのページ選択で指定以外の設定を行うとどのようになるかを 説明しておきましょう。これもプライオリティ制御機構と同様に筆者が個人的に調べただけ なので、機種の追加などで変更されないという保証はないことに気をつけておいてください。

まず、プライオリティ制御のところで示した図 20(192ページ) を参照してください。CR TC の中に 4 組あるグラフィックスクロールレジスタは、それぞれ VRAM # 0~ VRAM # 3 に対応しており、それぞれの表示開始アドレスを変化させるために使用されています。


R 12 や R 13 を変化させると、VRAM # 0 の開始アドレスだけが変化し、R 14、R 15 で VRAM # 1 のアドレスが変化します。ビデオコントローラの R 1 が通常設定になっている と、256 色× 2 ページのときには VRAM # 0 と# 1、VRAM # 2 と# 3 がペアとなり、65536 色× 1 ページモードのときには VRAM # 0 ~# 3 がペアとなるため、表示開始アドレスのほうもペアどうしでは同じ値を設定するように指定しているわけです。

高速クリアのプレーン設定も、256 色や 65536 色モードのときには複数のビットがペアとなっており、同じ値を設定するように指定されていますが、これもからくりとしては同じようなもので、R 21 のビット 0 ~ 3 がそれぞれ VRAM # 0~ VRAM # 3 に対応しています。

Ø·Ø 2 BG画面のスクロール

BG画面のスクロールは、スプライトコントローラの中のBGスクロールレジスタ (\$EB 0800~\$EB 0807)によって行います。BG画面はBG 0 と BG 1 の 2 画面あり、それぞ

●図·····23 BG スクロールレジスタ (\$EB0800~\$EB0807)



れに対応してスクロールレジスタがあります。各レジスタのビット配置を 199 ページの図 23 に示します。

表示画面の水平 512 ドットモード (BGの実画面 1024 ドットモード) のときには BG 0 画面 のみが表示され、BG 1 画面は水平 256 ドットモード (同実画面 512 ドットモード) のときに だけ表示されます。つまり、BG 0 のスクロールレジスタは 10 ビットまで有効ですが、BG 1 用は 9 ビットまでが有効ということになります。


€・4 CRTCの特殊機能

X 68000 の CRTC は表示タイミングの発生だけでなく、表示用デュアルポートメモリの特徴を生かした高速画面クリアや画像取り込み、ビットマスクなどの機能も実現しています。ここでは CRTC が実現した、これらの特殊機能について説明していくことにしましょう。


CRTCの持つレジスタのうち、特殊機能に関係するものはCRTC動作ポートとR21~R23の4つです。それぞれのビット配置を201、202ページの図24、図25、図26、図27に示します。

* X 68000 の画面表示機構は、一貫して CPU による画面処理の高速化を主体として考えられています。たとえば、画面構成ではテキスト、グラフィック、スプライト、BG と、目的に応じたさまざまな種類の画面を同時に扱うことができるようにしていました。 CRTC の特殊機能は、グラフィック画面やテキスト画面といった、どうしても大量のメモリ操作を必要とする画面の操作の際に CPU の負荷を減らすために設けられた機能です。

●図·····24 CRTC 動作ポート (\$E80480)




●図----25 CRTC R21(\$E8002A)




〔グラフィック画面モードとCP3~CP0の設定〕



●図……26 CRTC R22 (ラスタコピー転送先, 転送元指定) (\$E8002C)



●図·····27 CRTC R23 テキストアクセスマスク (\$E8002E)



◎・◎ 1 グラフィック画面用の特殊機能


1 グラフィック画面の高速クリア

グラフィック画面高速クリアは、グラフィック画面をハード的に高速にクリアする機能です。 X 68000 は、グラフィック画面用の VRAM として 512 K バイトものメモリを持たせていま す。しかも、グラフィック画面は1ドットがつねに1ワードという構成になっているため、表 示画面が 768×512 ドットモードのときには表示されているアドレス領域は 768 K バイト (768×512×2バイト) あることになります。画面のクリアのたびに、これだけの領域に CPU がアクセスしなくてはならないようでは、速度的にも、CPU の使用効率上もよいことではあり ません。このため、X 68000 では CRTC が持っている画像取り込み機構の動作を利用して画面 の1フレーム分の時間(通常,垂直同期期間1回分,インターレース時は2回分)でグラフィ ック画面をクリアしてしまう機能を持たせています。この機能を高速クリア機能と呼びます。 高速クリア動作は、グラフィックコントローラの R 21 の下位 4 ピットでクリアするページ を指定し、CRTC動作ポート (\$E80480) のビット1を '1' にすることで、クリア動作の開始 を指示します。CRTC 動作ポートは、バイト (8 ビット) ポートであることに注意してくださ い。高速クリア動作が終了すると、CRTC動作ポートのピット1は自動的に '0' に復帰します。 グラフィック画面の実画面サイズが 512×512 ドットのときには問題なく、指定したページ の実画面全体がクリアされますが、1024×1024ドットのときにはクリアされない領域が残る ことに注意が必要です(図 28)。表示画面が 512×512 ドットのときには、縦方向は表示画面の 縦方向分(512ドット)、横方向は実画面の幅いっぱいにあたる方形のエリアが消去され、それ 以外の部分はそのまま残ります。表示画面サイズが 256×256 ドットのときには、縦方向はやは り表示画面分(256ドット)ですが、横方向は表示画面の外側左右256ドット分も消去されず に残ってしまいます。

2 画像取り込み

画像取り込みは、オプションのカラーイメージユニットを接続したときに、イメージユニットから X 68000 本体に入力される画像データをグラフィック VRAM に転送する機能です。 CRTC 動作ポート (\$E80480) のビット 0 を '1' にすると、次の V-DISP 信号の立ち上がり (フレーム表示期間の開始)時から、このグラフィック VRAM への転送が始まり、1フレーム 分の時間 (通常、垂直同期期間1回分、インターレース時は2回分) で1画面全部が取り込まれます。1画面分の取り込みが終了しても、CRTC 動作ポートのビット 0 は '0' に戻らず、取

●図……28 グラフィック高速クリア機能で消去される領域



り込み動作は継続したままになります。取り込み動作を終了させるには CRTC 動作ポートのビット 0 に'0'を書き込みます。

◎・◎2 テキスト画面用の特殊機能

■ アクセスマスク

テキスト画面は、1ワードのデータが画面上で横方向の16ドットに対応する、水平型のビットマップ方式です。このような構造の画面の場合、画面上の1ドットだけを変更したり、水平方向の数ドットだけを変更したりするようなときには、いったんVRAMのデータを読み出し、必要なビットだけを変更したデータをつくってから書き直さなくてはなりません(ウィンドウの端の部分の描画などでは、このようなことが頻繁に発生します)。

X 68000では、このような手間を省き、1ワード中の必要なピットだけの書き換えを可能にする、アクセスマスクレジスタ (R 23: \$E8002E) を用意しています。テキスト画面の書き換えを行う前にアクセスマスクレジスタに、データを変更したいピットを '0'、変更したくないピットを '1' にしたマスクパターンを書き込んでおき、アクセスマスク機能を ON (R 21: \$E8002Aのビット 9 を '1' にする) にしておくと、以後のテキスト VRAMへの書き込みでは、アクセスマスクレジスタで指定したビットだけが書き換わるようになります。

2 同時アクセス


テキスト画面のようなビットマップ画面のもう1つの弱点としてあげられるのが、色指定の面倒さでしょう。X 68000 のテキスト画面は、4つのプレーンのデータによって色指定を行うようになっています。このため、4つのプレーンすべてを書き換えないと、思いどおりの色に変更できないわけです。

4つのプレーンのデータを変更するのに4回の VRAM アクセスを行うのでは、単純計算でも、表示速度は1/4に低下してしまいます。ただでさえビットマップ画面で処理が重くなりがちな表示速度が、さらに1/4も低下するのはおもしろくありません。また、書き換えに時間がかかっていると、書き換えている間、その部分の色が変化していくのが見えてしまうことになってしまい、見栄えが悪くなります。

このような問題を回避するためにあるのが同時アクセス機能です。同時アクセス機能は、 R 21 のビット4~8で制御されます。ビット8は同時アクセス機能の ON/OFF ビットで、'1' になっているときだけ、同時アクセス機能が有効になります。

ビット $4 \sim 7$ は、同時アクセスするプレーンの選択を行うものです。ビット $4 \sim 7$ がそれぞれテキストの T $0 \sim T$ 3 プレーンに対応しており、同時アクセスを行いたいプレーンに対応するビットを '1' にしておくことで、1回の書き込みで指定したプレーンすべてのデータが書き

●図……29 テキストアクセス制御機構



換わるようになります。

アクセスマスクと同時アクセスの組み合わせによるアクセス制御の例を図 29 に示しますので参考にしてください。

3 ラスタコピー

テキスト VRAM のデータを 4 ラスタ (水平 4 ライン) 単位で他の任意のラスタ位置に転送

する機能です。もう少しくだけた言い方をすれば、1024×1024ドットあるテキスト画面(実画面)を水平方向に256等分してできる1024×4ドットの横長の長方形エリアを、他の長方形の領域にまるごとコピーする動作です。転送はラスタコピー動作が指示された次の水平同期期間中に行われます。テキスト画面には、グラフィック画面の高速クリアのような機能がありませんが、同時アクセスやラスタコピー動作を利用すれば、グラフィック画面と同等以上の速度でクリアすることができます。

ラスタコピーは R 22 で転送元と転送先、R 21 の下位 4 ビットでラスタコピー動作をさせた いテキスト画面のプレーンの選択を行った後、CRTC 動作ポートのビット 3 を '1' にすること で動作が開始されます。

転送元、転送先はそれぞれ CRTCの R 22 の上位 8 ビット、下位 8 ビットで指定します。設定する値は、ラスタ番号ではなく、画面を 4 ラスタごとに切った横長の領域の番号です。転送されるラスタ番号は、(設定値×4) ラスタから (設定値×4+3) ラスタまでの 4 ラスタ分となります。

R 21 の下位 4 ビットは、ラスタコピー動作の対象となるプレーン番号の設定です。T 0~T 3 の各プレーンがビット 0~3 に対応しており、'1'を設定したプレーンだけラスタコピー動作が行われます。

◎・5 ビデオコントローラの特殊表示機能

前にも述べたとおり、ビデオコントローラは X 68000 内部でつくられたテキスト画面、グラフィック画面、スプライト+BG の各画面と、外部ビデオ信号をもとに、各画面の ON/OFF や半透明、特殊プライオリティなどの制御を行い、実際に CRT ディスプレイに表示される信号の作成を行っています。画面の ON/OFF やプライオリティ制御機能についてはすでに述べました。ここでは残っていた、半透明機能と特殊プライオリティ機能について説明しておきましょう。

0.01 半透明

半透明機能は、グラフィック画面のうちもっともプライオリティの高いページ (仮りにベースページと呼ぶことにします)と、他の画面の色データを 50 パーセントずつの割合で加算していく機能です*1。加算は、ディスプレイの原色である RGB それぞれで独立して行われますので、ちょうど半透明処理を行う画面の色を平均した色になります。 2 つの画面で半透明動作を

させているとき、片側が単色だと、ちょうど色付きのセロファン紙を通して見たような感じになります。半透明処理を行う領域の指定は、ベースページの VRAM データの最下位ビットを '1'にして行います。最下位ビットが'0'の領域では半透明処理は行われず、通常表示になります。 このとき、ベースページの表示上は、最下位ビットが強制的に'0'にされた状態になります。このため、ベースページで実際に使用できる色数は、半透明動作を行わないときの半分になります。

* 1 実際には50パーセントずつにしてから足すのは面倒なので、いったん両方をRGB ごとに加算した後で1/2にする(I ビットシフトする)という計算をしています。計算された和の最下位ビットは2で割った場合の余りとなりますが、これは切り捨てられます。輝度ビットはベースページ側は無視され、相手側の輝度ビットがそのまま用いられます。ベースページ側の輝度ビットの値がつねに'1'であると考えると、RGB の計算と同様になります。


X 68000 の半透明機構をデータの流れに注目してまとめると、209 ページの図 30 のようになります。半透明の相手となりうるのは、テキスト (スプライト+BG 画面)*²、グラフィック画面の中で2番目にプライオリティの高いページ(セカンドページと呼ぶことにします)、テレビ/ビデオ画面、テキストパレット 0番の色の計 4種類です。このうち、テレビ/ビデオ画面は、オプションで売られているカラーイメージユニットを使用したときに利用されます。

*2 テキスト画面とスプライト+BG 画面は独立した画面ですが、半透明処理上は連動させられています。テキスト画面を半透明処理の相手にすると、スプライト+BG も自動的に半透明の対象となります。さらにテキスト画面やスプライト+BG 画面が半透明処理されるのは、ベースページのほうがプライオリティの高い場合だけで、ベースページのほうがプライオリティが低いときには、通常どおりグラフィック画面上に重ねられて表示されます。たとえば、プライオリティの順序がグラフィック>テキスト>スプライト+BG 画面となっていれば、スプライト+BG 画面の上にテキスト画面が重なったものとグラフィック画面の間で半透明処理が行われますし、テキスト>グラフィック>スプライト+BG の順になっていれば、グラフィックとスプライト+BG 画面が半透明処理されたうえにテキスト画面が重ねられて表示されます。

これらの画面を複数半透明処理対象とすることもできます。ベースページとの間で半透明処理を行わせることのできる組み合わせは、次の7通りがあります。


- 1)テキストパレット 0 の色
- 2)テキスト (スプライト+BG) 画面
- 3)セカンドページ
- 4)テキスト (スプライト+BG) 画面 + セカンドページ
- 5) テキスト (スプライト+BG) 画面 +テレビ/ビデオ画面
- 6) セカンドページ +テレビ/ビデオ画面
- 7) テキスト (スプライト+BG) 画面 + セカンドページ +テレビ/ビデオ画面

●図……30 半透明機構



半透明機能の制御はビデオコントローラの R 2 で行います。R 2 のビット構成を図 31 に示します。

●図……31 ビデオコントローラ R2 (\$E82600)



半透明機能を使うときには R 2 のビット 10 は必ず'1'にします。このビットが'1'のとき、領域指定をベースページの最下位ビットで指定するということになっています。 現在 X 68000 では、領域指定にはこの方法しかサポートされていないので、半透明機能を使うときには '1' 以外は選択できません。このビットが'0'のときの動作は未定義となっています。

画面の組み合わせの選択方法は、先ほどの7種類の組み合わせのうちの1)と、それ以外の場合とに分類されます。

ビット 14 が'1'になっていると、他のビットとは関係なく、無条件に 1)が選択されます。

- 2)~7)の組み合わせの選択時はビット 14 を'0'に設定します。この場合、さらにビット 11 と 12 の両方を'1'にしてビデオコントローラに半透明動作モードであることを教えなくてはなりません。なお、半透明動作が指示されると、半透明対象の画面の有無にかかわらず、自動的にベースページのデータの最下位ビットは'0'であるものとして扱われるようになります。
- 2)~7)の組み合わせからの選択は、ビット 8、9、13 で行います。それぞれのビットがテキスト画面、セカンドページ、テレビ/ビデオ画面の半透明 ON/OFF 制御になります。たとえば、4)の組み合わせ、すなわちテキスト (スプライト+BG) 画面とセカンドページの両方との半透明処理を行うときは、ビット 8、9、13 はそれぞれ '1'、'1'、'0' となります。


ビットパターンからみると、ベースページとテレビ/ビデオ画面だけの半透明もできそうですが、ビデオコントローラ側の制約により、テレビ/ビデオ画面を半透明の対象とするときはテキスト(スプライト+BG)画面か、セカンドページのいずれかが半透明対象となっていなくてはならなくなっています。つまり、1)以外のパターンではピット8、9のいずれかが'1'になっていないと半透明動作にならないわけです。

❸・❸ 2 特殊プライオリティ

特殊プライオリティというのは、グラフィック画面のプライオリティがテキスト画面やスプライト+BG画面よりも低い場合に、グラフィック画面のうちもっともプライオリティの高いページ (半透明機能のときと同じようにベースページと呼ぶことにします)のプライオリティをテキストやスプライト+BGよりも高くする機能です (212 ページの図 32 参照)。特殊プライオリティ機能と、先ほど説明した半透明機能は選択になっており、両方の機能を同時に使うことはできません。

特殊プライオリティも半透明と同じように特殊プライオリティにする領域を、ベースページの VRAM のデータの最下位ビットで指定します。最下位ビットが'1'になっているドットだけが特殊プライオリティ動作の扱いを受け、テキストやスプライト+BG画面よりもプライオリティが高くなり、最下位ビットが'0'の部分は通常のプライオリティどおりに表示されます。

●図……32 特殊プライオリティ動作



グラフィック画面のプライオリティ自体がテキスト画面やスプライト+BG 画面よりも高い場合には、当然のことながら特殊プライオリティにはなりません。たとえば、プライオリティの順序がスプライト+BG>グラフィック>テキストならば、特殊プライオリティ領域ではベースページ>スプライト+BG>グラフィック (ベースページ以外)>テキスト、そのほかの領域ではスプライト+BG>グラフィック (ベースページを含む)>テキストの順になります。

特殊プライオリティ動作の制御はビデオコントローラの R 2 で行います。特殊プライオリティ動作を行わせるには、R 2 のビット 14、12、11、10 を '0'、'1'、'0'、'1' に設定します。ビット 10 は半透明のときと同じように、領域指定をベースページの最下位ビットで行うことを示すものですが、現在 X 68000 では、これ以外の方法による領域指定の方法はサポートされて

ので、このビットは半透明機能や特殊プライオリティ機能を使うときには必ず'1'に設定します。 ビット 14 は半透明機能のほうで説明しましたが、このビットが'1'になっていると、強制的に 半透明機能 (テキストパレット 0 の色との半透明処理) が選択されてしまうため、特殊プライ オリティ動作をさせたいときには'0'に設定しておく必要があります。

9.6 カラーパレット

カラーパレット(以後、たんにパレットと略します)は、VRAM などから出力されるデータ (以後、色コードと呼ぶことにします)と、実際に D/A 変換されて CRT に送り出されるデータ (色データと呼ぶことにします)とを対応させるものです。ブロック (図 12) からもわかるように、X 68000 の出力段は RGB のそれぞれが 5 ピットと輝度 1 ピットの計 16 ピット、65536 色の表示が可能ですから、パレットは色コードがどの値のときに 65536 色中のどの色を出力するかを決定するものとなっています。

X 68000 には2組のパレットがあり、片方はグラフィック画面専用、他方はテキストとスプライト+BG画面で共用されています。以下、簡略化のために、前者をグラフィックパレット、後者をテキストパレットと呼ぶことにします。

ここではまず、構造のかんたんなテキストとスプライト+BG画面用のパレットについて説明した後、グラフィック画面用のパレットについて説明することにします。


◎・◎ 1 テキストパレット

1 テキストバレット機構

テキストパレットの機構を 214 ページの図 33 に示します。16 ビット長のパレット RAM が 256 ワード分あり、テキスト画面やスプライト+BG 画面から入力される色コードによって、この中の1つが選択され、そこに書き込まれている 16 ビットデータが色データとして出力されます。

スプライト+BG画面では、色データの下位 4 ビットは PCG エリアで、上位 4 ビットはそれ ぞれスプライトスクロールレジスタや BG データエリアで指定されて計 8 ビットのデータと なります。一方、テキスト画面は 4 つのプレーンがそれぞれ色コードの下位 4 ビットに対応します。上位 4 ビットはつねに 0 として扱われ、色コードの 0 ~ 15 までのパレットが使用される ことになります。

●図……33 テキストとスプライト用+BG 画面パレット機構



2 テキストパレットのアドレス配置


テキストパレット RAM のアドレス配置を 215ページの図 34 に示します。テキストパレットは\$E82200~\$E823FF の 512 バイトに割り付けられています。各パレットは 16 ビット長あり,色コードが0 のときには\$E82200 番地の 16 ビットデータが,1 のときには\$E82202 番地のデータが出力されます。出力される 16 ビットの色データは,ビット0 が輝度ビット,ビット1~5 が Blue,ビット6~10 が Red,ビット11~15 が Green の成分になります。


◎・◎ 2 グラフィックパレット

1 グラフィックパレット機構


グラフィックパレットは、16/256 色モードのときと、65536 色のときとで大きく構造が変化します。16/256 色モードのときのパレットの機構を 215 ページの図 35 に、65536 色モードのときの機構を図 36 に示します。16/256 色モードのときのパレットの機構は、パレットアドレスが異なるほかはテキストパレットとほとんど同じです。グラフィック画面の場合、VRAM に

直接色コードを書き込みますが、この値がそのままパレットを選択するデータとして使用されます。





●図……35 グラフィックパレットの機構 (16/256 色モード時)




65536 色モード時のパレットの機構は、テキストパレットや 16/256 色モードのときとはずいぶん変わったものとなっています。

まず、パレットが 16 ビット×256 個という構造であったものが、8 ビット×256 個×2 組という構造に変化します。グラフィック VRAM から入力された 16 ビットの色コードは上位 8 ビット、下位 8 ビットに分割され、それぞれのコードによって2 組のパレットの中から1 つを選択します。そして、この2 組のパレットから出力された8 ビットデータが連結されて 16 ビットの色データとなります。

65536 色モード時のパレットはこのような構造になっているため、パレットの内容を1つ書き換えると、256 色分に影響してしまいます。たとえば、色コードが\$0123 のときの青の色が少し足りないので、該当するパレットを書き換えて青色のデータを増やすと、\$0223 や\$0323 など、色コードの下位8 ビットが\$23 である色すべての青色が増加してしまいます。テキスト画面やグラフィックの 16/256 色モードでは、必ず色コードの1つ1つに色データが対応するよう

●図……36 グラフィックパレットの機構 (65536 色モード時)



になっているため、このようなことは起こりません。


65536 色モードのときのパレットは、このように他のモードのときに比べて少々扱いにくい ことや、ハード的に表示可能な色すべてを同時表示できるため、パレットを操作する意味があ まり見あたらないことから、画面の初期化時に色コードと色データが等しくなるように設定さ れたままになっているのが普通です。

2 グラフィックバレットのアドレス配置

16/256 色モードのときのパレット RAM のアドレス配置を図 37 に示します。パレット RAM は\$E82000~\$E821 FF の 512 バイト分があり、色コードが'0'のときには\$E82000 番 地の内容が、'1'のときには\$E82002 番地の内容が出力されます。出力される色データのビット配置は、テキストパレットと同様にビット 0 に輝度、ビット 1 ~ 5 に Blue、6 ~ 10 に Red、11 ~ 15 に Green の成分データとして扱われます。


65536 色モードのときのパレット RAM のアドレス配置を図 38 に示します。色コードの下位 8 ビットの変換用に使われるパレット (下位パレットと呼ぶことにします) は\$E82000 番地から4番地おきに、上位8 ビットの変換に使われるパレットは\$E82002 番地から4番地おきに配置されています。

上位パレットから出力されるデータは Green, および Red の上位 3 ビット, 下位パレットから出力されるデータは Red の下位 2 ビット, Blue, 輝度データとなっており, 連結されて得ら



●図……37 グラフィック用パレット (16/256 色モード時)

●図……38 グラフィック用パレット(65536 色モード時)



れる 16 ビットデータのビット配置は 16/256 色モード時のグラフィックパレットやテキスト パレットと同一です。

パレット RAM の配置は、色コードが偶数のときのデータと奇数のときのデータをまとめて 1 ワード (16 ビット) としてアクセスできるようになっています。たとえば、\$E82000 番地の 16 ビットデータの上位 8 ビットには色コードの下位 8 ビットが\$00 のときの色データ(正確にはデータの下位 8 ビット)が、下位 8 ビットには色コードの下位 8 ビットが\$01 のときの色データが設定されます。

● **CGROM**(キャラクタジェネレータROM)

CGROM は、英数字や漢字の文字パタン (以下、フォントと呼びます) が書き込まれている

ROM のことです。X 68000 は、テキスト画面もビットマップ方式を採用しており、どのような形の文字でも表示できることから、CGROM にもさまざまな大きさの文字パタンが用意されています。あらかじめ用意されている文字パタンの一覧を図 39 に示します。

CGROM内には英数字(半角、1/4角)フォントとして8×8ドット、8×16ドット、12×12ドット、12×24ドットの4種類、漢字(全角)フォントとして16×16ドット、24×24ドットの2種類の計6種類のフォントがあります。Human 68 Kの IOCS コールなどでサポートされているのは8×16ドットの半角文字と16×16ドットの全角文字だけですが、SX-WIN DOW上では他のフォントの表示も行えるようになっています。図中、文字レターフェースとなっているのは、実際の文字の大きさです。英数字をフォントの大きさいっぱいに配置すると、密着して配置したときにたいへん見にくくなります。このため、実際の文字パターンは、文字フォントサイズとして定義されている領域よりも小さくして余った端のドットを空白にすることで、密着して配置されても読みやすくなるようにしているわけです。

CGROM のアドレス配置は図 40 のようになっています。\$F00000~\$F388BF に 16×16 ドットの全角フォントが、\$F3A000~\$F3A7FF に 8×8 ドット、\$F3A800~\$F3B7FF に 8×16 ドット、\$F3B800~\$F3CFFF に 12×12 ドット、\$F3D000~\$F3FFFF に 12×24 ドットの半角フォントが配置され、 さらに\$F40000~\$FBF3AF に 24×24 ドットの全角フォントが格納されています。 16×16 ドットと 8×8 ドットのフォントデータ領域の間や、 24×24 ドットフォント領域の終わりと CGROM 領域の最終アドレスである\$FBFFFF までのすき間はたんなる空き領域です。

次に、それぞれのフォントが CGROM 内にどのように格納されているのかを説明することにしましょう。

●図……39 ROM で持っている文字フォント

文字種		フォントサイズ 文字 レターフェース		文字コード
妆业中	计角文字	8 × 8 12 × 12	6 × 7 10 × 10	
英数字	半角文字	8 × 16 12×24	7 × 13 10 × 18	\$00-\$FF
漢 字 非漢字	全角文字	16 × 16 24 × 24	15×16 24×24	非 漢 字: JISコード上位\$21~\$28 第一水準:

(ヨコ×タテ) (ヨコ×タテ)

文字種数 ・ 英 数 字: 256 ・ 第一水準: 3008 ・ 第二水準: 3478

●図-----40 CGROM アドレス配置




0·1 8×8ドットフォント

8×8ドットフォントデータの格納のされ方を図 41 に示します。フォントデータは\$F3A 000 から始まり、1 文字あたり 8 バイト分のメモリ領域を使用しています。

文字フォントは横8ドットが1バイトで表現されており、8バイトで8×8ドット分のパタンになります。水平8ドットは右端がビット0、左端がビット7に対応します。

CPU から CGROM へのアクセスは、バイト単位でもワード単位でも可能です。ワード(16 ビット単位)アクセスで CGROM を読み出したときには、いちばん上のラインのパタンデータが上位8ビット、次のラインのデータが下位8ビットになります。これは通常のメモリアクセスのときと同じことなので、とくに気にすることはないでしょう。


●図·····41 8×8ドットフォント



0·2 8×16ドットフォント

8×16ドットフォントデータの格納のされ方を図 42に示します。開始アドレスが\$F3A800から始まり、1文字あたり 16バイトを使用していること以外は8×8ドットフォントと同じです。

●図·····42 8×16 ドットフォント





0·3 12×12ドットフォント

12×12 ドットフォントデータは 223 ページの図 43 のように格納されています。開始アドレスは\$F3B800 で、水平1 ラインに 2 バイト、1 文字あたり 24 バイトを使用しています。

8 ビット単位でメモリにアクセスする CPUにとって,12 という数値は中途半端です。 CGROM では、1 ラインに2バイト (16 ビット) 分の領域を使い、このうち上位 12 ビットに パタンを登録しています。残った下位 4 ビットはすべて'0'が読み出されます。

1ワード (16 ビット) 単位で読み出したときには、パタンの右端はビット 4、左端はビット 15 となります。






0·4 12×24ドットフォント

12×24ドットフォントデータは図 44のように格納されています。開始アドレスは\$F3 D 000, 水平1ラインは2バイト、1文字あたり 48バイトを使用しています。

水平データの構造は、12×12ドットフォントのときと同じように、1ラインに2バイト(16ビット)を使い、このうち上位12ビットにパタンが登録されています。下位4ビットは、12×12ドットと同様、つねに'0'となっています。

●図·····44 12×24 ドットフォント

PO	P1	
P 2	P 3	
P 4	P 5	
P 6	P 7	
P 8	P 9	
P10	P11	
P12	P13	
P14	P15	
P16	P17	
P18	P19	
P20	P21	7,
P22	P23	3
P24	P25	24 K W
P26	P27	
P28	P29	
P30	P31	
P32	P33	
P34	P35	
P36	P37	
P38	P39	
P40	P41	
P42	P43	
P44	P45	
P46	P47	



0·5 16×16ドットフォント

16×16 ドットフォントのデータは 225 ページの図 45 のように格納されています。開始アドレスは\$F00000, 水平1 ラインは 2 バイト、1 文字あたり 32 バイトを使用しています。

文字フォントの水平 16 ドットは、そのまま 1 ワードのデータとして格納されています。ビット配置は右端がビット 0、左端がビット 15 になっています。

●図·····45 16×16 ドットフォント

-		10.1	16	
1	P1		P 0	Р
1	P 3	1	P2	P
	P.5	E.O.	P 4	P
1	P.7		P.6	P
1	P 9		P.8	P
1	P11	1.5	P10	Р
1.	P13	100	P12	P
16 K w h	P15		P14	P
6 K	P17		P16	P
1	P19		P18	P
1	P21		P20	P
	P23		P22	P
1	P25	1 - 2	P24	P
	P27		P26	P
	P29	1.5	P28	P
1	P31		P30	P

bi	t 15	8 7		bit (
\$F00000	PO		P1	
\$F00002	P2		P 3	
\$F00004	P4		P.5	
\$F00006	P 6		P 7	
\$F00008	P8		P 9	
\$F0000A	P10		P11	
\$F0000C	P12		P13	
\$F0000E	P14		P15	
\$F00010	P16		P17	
\$F00012	P18	a de la la des	P19	
\$F00014	P20		P21	
\$F00016	P22		P23	
\$F00018	P24		P25	
\$F0001A	P26		P27	
\$F0001C	P28		P29	3/47
\$F0001E	P30		P31	
1		1		
\$F388BC				
\$F388BE		us III to		5

0.6 24×24ドットフォント

24×24 ドットフォントデータは図 46 のように格納されています。開始アドレスは\$F40000で、水平1ライン 24 ドット分が 3 バイト、1 文字あたり 72 バイトを使用します。

1ライン分のデータは 24 ピットとなっていますが、CPU のメモリアクセスはバイト (8 ピット)、ワード (16 ビット)、ロングワード (32 ピット) が基本であるため、24 ピットのアクセスはバイト単位でのアクセスを 3 回繰り返す、16 ピット+8 ピットと 2 回に分ける、32 ピット分を読み出して 8 ピット分を切り捨てるなどの工夫が必要です(奇数番地からワード単位やロングワード単位のアクセスを行おうとするとアドレスエラーが発生するので、プログラムを組むときには注意してください)。

●図……46 24×24 ドットフォント

_	24 17 1	-	
PO	P1	P 2	-
. P3	P 4	P 5	
P 6	P 7	P8	
P9	P10	P11	
P12	P13	P14	
P15	P16	P17	
P18	P19	P20	
P21	P22	P23	
P24	P25	P26	
P27	P28	P29	
P30	P31	P32	1.
P33	P34	P35	3
P36	P37	P38	3.40
P39	P40	P41	1
P42	P43	P44	
P45	P46	P47	
P48	P49	P50	
P51	P52	P53	
P54	P55	P56	
P54 P57	P58	P59	
P60	P61	P62	
P63	P64	P65	1
P66	P67	P68	
P69	P70	P71	

bit 15	5	8	7		bit 0
\$F40000	PO			P1	
SF40002	P2	,		P 3	
F40004	P 4		-,-,	P 5	
F40006	P 6		, ,	P 7	5
F40008	P8			P 9	
\$F4000A	P10	-	* *	P11	
\$F4000C	P12	• •	, ,	P13	-
\$F4000E	P14		, ,	P15	•
\$F40010	P16			P17	
\$F40012	P18	-	-	P19	•
\$F40014	P20	. ,		P21	-
\$F40016	P22	•		P23	, ,
\$F40018	P24	•		P25	
\$F4001A	P26	•	— ,	P27	, ,
\$F4001C	P28	+ +		P29	-
\$F4001E	P30		1.	P31	•
\$F40020	P32	+ +		P33	-
\$F40022	P34	+-+	1 , ,	P35	-
\$F40024	P36	• •	1	P37	+ +
\$F40026	P38	+ +	1	P39	***
\$F40028	P40	+ +	-	P41	++
\$F4002A	P42		1	P43	++
\$F4002C	P44	+ +	1	P45	+
00.00000	P46		1	P47	+ +
\$F4002E	P48	+ +	-	P49	+-+
\$F40030	P50	• •	-	P51	+-+
\$F40032	P52	+ +	-	P53	
\$F40034	P54		-	P55	+++
\$F40036	P56	+ +	+ -	P57	
\$F40038	P58	++		P59	* *
\$F4003A	P60	+ +	+ +	P61	• •
\$F4003C	+ + + + +	+ +	+	P63	+ +
\$F4003E	P62	++	1	P65	+ +
\$F40040		+ +	-	P67	++
\$F40042	P66	+ +	++	P69	++
\$F40044	P68	++	-	P71	++
\$F40046	P70	1.1	(
*EDE34C			1.		•
\$FBF3AE			+		+ +

COLUMN


CGROM のパタン配置の実際

本文中では、パタンの実際の配置がどうなっているかについては触れなかったので、ここで補足しておきます。なお、このフォントの配置は筆者が個人的に調べただけですので、将 来にわたって変更されない保証はありません。 公開されているレターフェースの値と実際の CGROM の内容から、各フォントが極力め ざしていると思われるパタン配置領域と、実際にパタンが配置されている領域を調べてみた のが図 47~図 49 です。いずれも上段がレターフェースの領域、下段が実際にパタンが配置さ れている領域です。ずいぶんレターフェース領域をはみ出していることがわかると思います。 よく調べてみると、アルファベットの大文字や数字などはほとんどがレターフェース領域の 中に配置されているのですが、かな文字や記号の一部などがレターフェース領域をはみ出し ているようです。


また、 16×16 ドットフォント、 24×24 ドットフォントのレターフェースはそれぞれ 15×16 、 24×24 となっていますが、アルファベットの大文字や数字などは図に点線で書いた 15×13 ド

●図……47 バタン使用領域(1)


8×8ドットフォント




8×16ドットフォント



12×12ドットフォント






上段:レターフェース領域 下段:実際のパタン配置領域


ット、20×19ドットの領域に配置されているようです。密着配置された場合を考慮したか、漢

●図……48 パタン使用領域(2)


12×24ドットフォント




16×16ドットフォント



()内はアルファベット大文字数字のレターフェース







字とのバランスをとるためではないかと思われます。

●図……49 パタン使用領域(3)

24×24ドットフォント



()内はアルファベット大文字, 英数字のレターフェース



1 画面モード制御

X 68000 の画面表示は、CRT コントローラ、ビデオコントローラ、スプライトコントローラ の協調作業で行われるため、画面モードの設定に多くのレジスタが関係しています。ここでは、画面モード設定に関係するレジスタを整理しておくことにします。

0-1 CRTC

CRTCのレジスタのうち、画面モードに関係するのは R 00~R 08、および R 20 です。この うち R 00~R 07 は CRT インタフェースの基本的なタイミングの調整を行うレジスタ、R 20 は色モードなど VRAM の構成の切り替えなどを行うレジスタです。

母・●1 タイミング制御用レジスタ

R 00~R 08の配置は図 50 のようになっています。

●図----50 CRTC(R00~R08)

			bit 15	8 7	bit
	R00	\$E80000		水平トー	タル・1'
セガカノミンが Bil Sta	R01	\$E80002		水平同期	終了位置
水平タイミング制御	R02	\$E80004		水平表示	開始位置
	R03	\$E80006		水平表示	終了位置
	R04	\$E80008		垂直トー	タル
	R05	\$E8000A		垂直同期終	了位置
垂直タイミング制御	R06	\$E8000C		垂直表示開	始位置
	R07	\$E8000E		垂直表示終	了位置
水平位置微調整	R08	\$E80010		外部同期水	平アジャスト

^{*}水平トータル値はつねに奇数(最下位ピット='1')にすること

これらのレジスタでは、CRTC に与える同期信号や、画面の表示期間などのタイミングの調整を行います。 X 68000 の CRT インタフェースの標準的なタイミングと、各画面モードでのR 00~R 08 の設定値を図 51 に、各タイミング名と信号波形との関係を 232 ページの図 52 に示します。このレジスタの設定値の計算方法は 233 ページの図 53 のようになっています。ただし、R 00 には必ず奇数 (最下位ビットを'1'にする) の値を設定するようにしてください。

0.02 CRTC R20

CRTCのR20のビット配置を233ページの図54に示します。このレジスタの上位バイトで実画面サイズと色モードを、下位バイトで水平偏向周波数(高解像度モードか、標準解像度モードか)と表示画面の垂直、水平ドット数の設定を行います。このうち、上位バイトのビット8、9、10はビデオコントローラのR0の下位3ビットと同じ値を設定するようにしてください。


●図·····51 CRT インタフェースの基本タイミングと CRTC の標準設定値

タイミング	7	高解像度	標準解像度
(a) the (b) the (b)	水平	31.5 kHz	15.98kHz
同期周波数	垂直	55.46Hz	61.46Hz
データ表示期間	水平	22.09//s	52.69µs
(1)	垂直	16.25ms	15.019ms
同期期間	水平	31.75µs	62.58µs
(2)	垂直	18.03ms	16.270ms
同期パルス幅	水平	3.45//5	3.30µs
(3)	垂直	0.191ms	0.187ms
バックボーチ	水平	4,14µs	4.94µs
(4)	垂直	1.111ms	0.876ms
フロントポーチ	水平	2.07µs	1.65µs
(5)	垂直	0.476ms	0.187ms

レジスタ		ī	画面モード	(高解像度)	画面モード(標準解像度)			
番号	アドレス	768×512	512×512	512×256	256×256	512×512	512×256	256×256
R 00	\$E80000	\$89 (137)	\$5B (91)	\$5B (91)	\$2D (45)	\$4B (75)	\$4B (75)	\$25 (37)
R 01	\$E80002	\$0E (14)	\$09 (9)	\$09 (9)	\$04 (4)	\$03	\$03 (3)	\$01 (1)
R 02	\$E80004	\$1C (28)	\$11 (17)	\$11 (17)	\$06 (6)	\$05 (5)	\$05 (5)	\$00 (0)
R 03	\$E80006	\$7C (124)	\$51 (81)	\$51 (81)	\$26 (38)	\$45 (69)	\$45 (69)	\$20 (32)
R 04	\$E80008	\$237 (567)	\$237 (567)	\$237 (567)	\$237 (567)	\$103 (259)	\$103 (259)	\$103 (259)
R 05	\$E8000A	\$05 (5)	\$05 (5)	\$05 (5)	\$05 (5)	\$02 (2)	\$02 (2)	\$02 (2)
R 06	\$E8000C	\$28 (40)	\$28 (40)	\$28 (40)	\$28 (40)	\$10 (16)	\$10 (16)	\$10 (16)
R 07	\$E8000E	\$228 (552)	\$228 (552)	\$228 (552)	\$228 (552)	\$100 (256)	\$100 (256)	\$100 (256)
R 08	\$E80010	\$1B (27)	\$1B (27)	\$1B (27)	\$1B (27)	\$2C (44)	\$2C (44)	\$24 (36)

()内は10進数


●図·····52 CRT への信号



映像信号:0.7V p-p (75 Q 終端) 正極性 同期信号:TTL レベル 負極性

●図……53 CRTC R00~R07 の設定値の算出法


●図----54 CRTC R20(\$E80028)



0.2 ビデオコントローラ

ビデオコントローラのレジスタのうち画面モードに関係するのは R 0 です。レジスタのビット配置を図 55 に示します。R 0 の下位 3 ビットは、画面の実画面モードや色モードの選択を行います。この設定値は、CRTC の R 20 のビット 8、9、10 の 3 ビットと同じ値になります。

●図·····55 ビデオコントローラ R0(\$E82400)




9.3 スプライトコントローラ

スプライトコントローラでは、画面モードに応じた設定を画面モードレジスタに行います。 画面モードレジスタは4本の16ビット長のレジスタからなっており、それぞれのビット配置 は図56のようになっています。これらのうち、H-TOTAL(\$EB080A 番地)、H-DISP(\$EB 080C 番地)、V-DISP (\$EB080E 番地)の設定の標準値は236ページの図57のようになって います。それぞれの設定値の計算法は次のようになっています。

1 H-TOTAL

低解像度の 256×256 ドットモードのときだけ CRTC の R 00 と同じ値を、それ以外のとき



には8FFを設定します。このレジスタへの設定値もR00と同様、必ず奇数(最下位ビットが つねに'1') にしてください。

●図……57 スプライトコントローラ 画面モードレジスタの標準設定値

画面モードレジスタ		高解像度モード			標準解像度モード		
名称	アドレス	512×512	512×256	256×256	512×512	512×256	256×256
H-TOTAL	\$EB080A	\$FF (255)	\$FF (255)	\$FF (255)	\$FF (255)	\$FF (255)	\$25 (37)
H-DISP	\$EB080C	\$15 (21)	\$15 (21)	\$0A (10)	\$09 (9)	\$09 (9)	\$04 (4)
V-DISP	\$EB080E	\$28 (40)	\$28 (40)	\$28 (40)	\$10 (16)	\$10 (16)	\$10 (16)
	\$EB0810	\$15 (21)	\$11 (17)	\$10 (16)	\$05 (5)	\$01 (1)	\$00 (0)
BG面の数		1	1	2	1	1	2

()内は10進数

2 H-DISP

CRTCのレジスタ R 02の設定値に4を足した値を設定します。

3 V-DISP

CRTC のレジスタ R 06 と同じ値を設定します。

また、\$EB0810 番地のレジスタには CRTC のレジスタ R 20 の下位 8 ビット (ビット 0 ~ 7) と同じ値を設定してください。

0.4 設定上の注意

CRTC などへの設定では、いくつか注意が必要な点がありますので、ここで補足しておきます。

Ø・Ø1 CRTCへの設定時の注意

CRTC のレジスタ R 00~R 07, R 20 の設定を行う場合には、次のような順序で設定を行ってください。

- 高い表示モードから低い表示モードに変更する場合
 R 20 → R 01 → R 02 → R 03 → R 04 → R 05 → R 06 → R 07 → R 00
- ・低い表示モードから高い表示モードに変更する場合 R 00 → R 01 → R 02 → R 03 → R 04 → R 05 → R 06 → R 07 → R 20

画面モードの順序は、R 20 のビット 4、1、0 の 3 ビットで判断され、高い順に並べると、 次のような順序になります。

768×512 ドット (高解像度モード)

512×512/512×256 (高解像度モード)

512×512/512×256 (標準解像度モード)

256×256 (標準解像度モード)

Ø・Ø2 画像取り込み時のCRTCへの設定

画像取り込み時には、CRTCのR08を次の値に変更します。

- ・512×512/512×256ドットモード時 ……\$9A
- · 256×256ドットモード時 ·······SEB

◎・◎ 3 スプライト画面モードレジスタ設定時の注意

スプライトコントローラの画面モードレジスタの H-TOTAL レジスタ (\$EB080A 番地) に\$FF以外の値を設定するとき (標準解像度の 256×256 ドットモードにするとき) には H-DISP レジスタの設定後、130 μs 以上たってから行ってください。

Ø·Ø 4 スプライト RAMアクセスの注意

電源投入後、スプライト VRAM (PCG エリア、BG データエリア) のアクセス時は、BG コントロールレジスタ (\$EB0808番地) のビット 10 を'0'に設定した後に行ってください。

6 サンプルプログラム

CRTCやビデオコントローラの操作などを行うサンプルをいくつかつくってみましたので 参考にしてください。

Ø·1 テキスト画面スクロール(C1.C)

テキスト画面を上下、左右にスクロールします。わざと球面スクロールのように動かしています。はみ出したときの動作も見ておいてください。

●リスト……1 テキスト画面スクロール

```
* テキスト画面スクロールサンプル
* (横方向にはみ出してしまったときの動作も確認してください)
 * XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
#include "doslib.h"
#define GP_VDISP
                 0x10
volatile short *crtc_r10:
volatile short
             *crtc_rll:
volatile char
             *gpip;
void set_xpos(int xpos);
void set_ypos(int xpos);
void wait_vdisp(void);
main()
   int i, j;
   (short *)crtc_r10= 0xe80014:
   (short *)crtc_rll= 0xe80016;
```

```
(char *)gpip = 0xe88001;
    SUPER(0):
    for (i=0; i<1024; i+=4)
       set_ypos(i);
   for (i=0; i<1024; i+=4)
        set_xpos(i);
    for (i=1020; i>=0; i-=4)
        set_ypos(i);
    for (i=1020; i>=0; i-=4)
        set_xpos(i);
   exit(0);
void set_xpos(xpos)
    int xpos;
    wait_vdisp();
    *crtc_r10 = xpos:
void set_ypos(ypos)
    int ypos:
    wait_vdisp();
    *crtc_rll = ypos:
void wait_vdisp()
    while(!(*gpip & GP_VDISP))
    while(*gpip & GP_VDISP)
```

0·2 グラフィック画面4方向スクロール(C2.C)

512×512×16 色×4 プレーンのモードで、各画面を独立してスクロールさせています。

```
apage(3);
  for (i=256; i<512; i++)
      line(i, 256, i, 511, i%16, 'NASI');

apage(0);
}

void wait_vdisp()
{
  while(!(*gpip & GP_VDISP))
      :
  while(*gpip & GP_VDISP)
      ;
}</pre>
```

0·3 ラスタコピー機能によるテキスト画面 スクロール(C3.C)

ラスタコピー機能を使って、テキスト画面の上下スクロールを実現してみました。カーソル 移動キーを操作すると画面が上下します。終了するときは CTRL+ Cを入力してください。

●リスト……3 ラスタコピー機能によるテキスト画面スクロール

```
/*
 * ラスタコピー機能サンプル(テキスト画面スクロール)
 *
 * カーソル上下キーで、画面が上下し、CTRL+Cで終了します。
 *
 * XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
 */
#include "basic0.h"
#include "doslib.h"

volatile short *crtc_r21;
volatile short *crtc_r22;
volatile short *crtc_mode;
```

```
volatile char *gpip;
char raster_scroll(void);
void raster_copy(int src, int dst);
void wait h_sync(void);
void start_raster_copy(void);
void stop_raster_copy(void);
void main()
    int i;
    short r21dat, r22dat;
    gpip = (char *) 0xe88001;
    crtc_r21 = (short *)0xe8002a;
    crtc_r22 = (short *)0xe8002c;
    crtc_mode = (short *)0xe80480;
    C_CUROFF();
    SUPER(0):
    r21dat = *crtc_r21;
    r22dat = *crtc_r22;
    while(raster_scroll() != 0x3)
    wait_h_sync();
    stop_raster_copy():
    *crtc_r21 = r2ldat;
    *crtc_r22 = r22dat;
    C_CURON();
    exit(0);
char raster_scroll()
            keybuf[8];
    char
    b_inkey0(keybuf);
    if (keybuf[0] == 0x1b) {
        b_inkey0(keybuf);
        switch(keybuf[0]) {
                             roll_up();
                    0x55:
            case
                     break;
                             roll_down();
                     0x4a:
            case
```

```
break:
             default:
                         break;
    return(keybuf[0]);
roll_up()
    int i;
    raster_copy(0, 128);
    for (i=0; i<123; i++)
        raster_copy(i+1, i);
    raster_copy(128, 123);
roll_down()
    int i;
    raster_copy(123, 128);
    for (i=123: i>0: i--)
        raster_copy(i-1, i):
    raster_copy(128.0);
void raster_copy(src, dst)
    int src, dst;
    dst &= 0xff;
    src &= 0xff;
    wait_h_sync();
    stop_raster_copy();
    *crtc_r21 = 0x3;
    *crtc_r22 = (src << 8) | dst:
    start_raster_copy();
void start_raster_copy()
```

```
*crt'c_mode |= 0x8;
}

void stop_raster_copy()
{
    *crtc_mode &= 0x7;
}

void wait_h_sync()
{
    int dat;
    while((*gpip & 0x80) == 0x0)
    ;
    while((*gpip & 0x80) == 0x80)
    ;
}
```

0·4 グラフィック画面の高速クリア(C4.C)

256×256ドットモードでグラフィック画面の高速クリア機能を使ってみました。カーソル 移動キーで画面を動かしてクリアされているのが、実画面の一部だけであることを確認してく ださい。

●リスト……4 グラフィック画面の高速クリア

```
/*
 * グラフィック高速クリア機能サンプル
 *
 * 256×256ドットモード時での高速クリアです。
 * カーソル移動キーで画面をスクロールさせて
 * どのエリアがクリアされているか確認できます。
 *
 * XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
 */
#include "basic0.h"
short *vram;
```

```
volatile short *crtc_r21;
volatile short *crtc_mode;
volatile char
                *gpip;
volatile short *crtc_r12;
volatile short *crtc_r13;
       r21dat;
short
int pos_x, pos_y;
void init(void);
void h_clr(void);
void wait_v_sync(void);
char g_move(void):
main()
    screen(0, 0, 1, 1);
    vram = (short *)0xc000000;
              = (char *)0xe88001;
    gpip
    crtc_r21 = (short *)0xe8002a;
    crtc_mode = (short *)0xe80480;
    crtc_r12 = (short *)0xe80018;
    crtc_r13 = (short *)0xe8001a;
    pos_x = pos_y = 0;
    printf("High Speed Clear TestYn");
    SUPER(0);
    r21dat = *crtc_r21;
    init();
    h_clr();
    while(g_move() != 3)
    *crtc_r21 = r21dat;
    exit(0):
void init()
   int i;
    short col;
    for (i=0; i<1024*1024; i++)
       *vram++ = col++;
```

```
void h_clr()
    wait_v_sync():
    *crtc_r21 = 0xf;
    *crtc_mode = 0x2:
    wait_v_sync();
void wait_v_sync()
    while(*gpip & 0x40)
    while(!(*gpip & 0x40))
char g_move()
           keybuf[16];
    char
    b_inkey0(keybuf);
    if (keybuf[0] == 0x8)
        *crtc_r12 = pos_x++;
    if (keybuf[0] == 0x1b) {
        b_inkey0(keybuf);
        switch(keybuf[0]) {
                    0x53:
                            *crtc_r12 = pos_x--:
            case
                    break;
                            *crtc_r13 = pos_y++;
                    0x55:
            case
                    break;
                           *crtc_r13 = pos_y--;
                    0x4a:
            case
                    break;
            default: break;
    return(keybuf[0]);
```

9·5 65536色モードでの 4 プレーン独立 スクロール(C5, C)

グラフィック画面のスクロールレジスタを独立して制御してみると、65536 色モードで4プレーンが独立してスクロールできることがわかります。メーカで動作を保証している使い方ではありませんので、あくまでも参考ということにしてください。

●リスト…… 5 65536 色モードでの 4 プレーン独立スクロール

```
/*
   65536色モードでの4プレーン独立スクロール (参考)
 * XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
 */
#include
           "basic0. h"
#include
           "graph. h"
void main();
void init_screen();
void move_screen();
void delay();
volatile unsigned short *x0 = (unsigned short *)0xe80018;
volatile unsigned short *y0 = (unsigned short *)0xe8001a;
volatile unsigned short *x1 = (unsigned short *)0xe8001c;
volatile unsigned short *y1 = (unsigned short *)0xe8001e;
volatile unsigned short *x2 = (unsigned short *)0xe80020;
volatile unsigned short *y2 = (unsigned short *)0xe80022;
volatile unsigned short *x3 = (unsigned short *)0xe80024:
volatile unsigned short *y3 = (unsigned short *)0xe80026;
void main(argc, argv)
int argc;
char
       *argv[];
   init_screen();
```

```
SUPER(0);
   move_screen();
void init_screen()
    unsigned int i, j, col;
    screen( 1, 3, 1, 1);
    window(0, 0, 511, 511);
    for (i=0; i<256; i++) {
        col = i*256;
        for (j=0; j<256; j++)
            pset (128+j, 128+i, col+j);
void move_screen()
    unsigned int i;
    for (i=0; i<128; delay(), i++) {
         *x0 = 511-i:
         *y0 = 511-i;
         *x1 = 511-i;
         *y1 = i;
         *x2 = i;
         *y2 = 511-i;
         *x3 = i;
         *y3 = i;
 void delay()
     unsigned int i;
     for (i=0; i<5000; i++)
```

0·6 768×512ドットモードでの65536色表示 (V1.C)

通常、768×512ドットモードではグラフィック画面は 16 色表示しかできないのですが、 CRTC とビデオコントローラをだましてやると、768×512ドットの画面の中の 512×512ドットの領域で 65536 色表示ができます。ドットの密度が高く、また縦横のドット間隔がほぼ等しくなるため、たとえば、512×512ドットモードでは縦 100ドット、横 100ドットの四角形が横長の長方形になってしまったのが、このモードでは正方形として表示されます。このモードも、メーカで動作を保証しているものではありませんのであくまでも参考としておいてください。

●リスト……6 768×512 ドットモードでの 65536 色表示

```
/*
   768×512ドットでの65536色表示(参考)
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
#include "stdio.h"
#include "doslib.h"
main()
   short *vram, *crtcr20, *vcr1, *palette;
   int i. h. s. v:
   vram = (short *)0xc000000; /* G-Vram Start Address */
   crtcr20 = (short *) 0xe80028; /* CRTC R20
   vcrl = (short *)0xe82400; /* Video Controller R1 */
                              /* Palette Register */
   palette = (short *)0xe82000;
   SUPER(0):
   screen(2, 0, 1, 1);
   *crtcr20= 0x0316:
   *vcr1 = 3:
   for (i=0x00001; i \le 0x100000; i+=0x0202)
       *palette++ = i;
       *palette++ = i;
   for (h = 0; h < 192; h++)
```

```
for (v = 0; v < 32; v++)
for (s = 0; s < 32; s++)
*vram++ = hsv(h, s, v);
}
```

0·7 グラフィック画面2面とテキスト画面の 半透明動作(V2.C)

グラフィック2画面とテキスト画面の複合半透明動作です。なぜか X-BASIC などではサポートされていない半透明機能ですが、なかなかおもしろい効果が得られますので、もう少し見直してもよいのではないかと思います。

●リスト……1 グラフィック2画面とテキスト画面の複合半透明動作

```
グラフィック2面とテキスト画面の複合半透明機能サンプル
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
#include "basic0.h"
#include "graph.h"
#define GREEN
              0xf800
#define RED 0x07c0
#define BLUE
              0x003e
#define INTENS 0x0001
void init_palette();
unsigned short *gpal = (unsigned short *)0xe82000;
volatile unsigned short *video_rl = (unsigned short *)0xe82500;
volatile unsigned short *video_r2 = (unsigned short *)0xe82600;
main()
    screen(1, 2, 1, 1);
    locate(20, 10);
```

```
printf("GR1 + GR2 + Text Half tone\n");
    apage(0);
    fill(110, 110, 400, 400, 2);
    fill (128, 128, 384, 384, 3);
    apage(1);
    fill(100, 100, 255, 255, 7):
    SUPER(0);
    init_palette();
    *video_r1 = (*video_r1 & 0xff) | 0x2400;
    *video_r2 = (*video_r2 & 0xff) | 0x1f00:
void init_palette()
    int i:
    unsigned short *p;
    p = gpal;
    for (i=0; i<0x100; i++)
        *p++ = 0:
    *gpal++ = 0;
    *gpal++ = BLUE;
    *gpal++ = RED;
    *gpal++ = BLUE | RED;
    *gpal++ = GREEN;
    *gpal++ = GREEN | BLUE;
   *gpal++ = GREEN | RED;
   *gpal++ = BLUE | RED | GREEN;
```

0·8 BG面画設定&スクロール(S1.C)

PCG 登録と BG 画面の設定、スクロールなどを行ってみました。

●リスト…… 8 BG 画面設定&スクロール

```
/*
    * BG画面設定&スクロールサンプル
    *
```

```
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
 */
#include "basic0.h"
volatile unsigned short *bgscrlx0= (unsigned short *)0x00eb0800;
volatile unsigned short *bgscrly0= (unsigned short *)0x00eb0802;
volatile unsigned short *bgctrl = (unsigned short *)0x00eb0808;
volatile unsigned short *bgtext = (unsigned short *)0x00ebc000;
volatile unsigned short *pcg = (unsigned short *)0x00eb8000;
volatile unsigned short *spscrl = (unsigned short *)0x00eb0006;
volatile unsigned short *videor3 = (unsigned short *)0x00e82600;
volatile unsigned short *videor2 = (unsigned short *)0x00e82500;
volatile unsigned short *palette = (unsigned short *)0x00e82220;
void main()
    unsigned int i, j;
    screen(1, 3, 1, 1);
    SUPER(0);
    *bgscrlx0 = 0;
    *bgscrly0 = 0;
    *videor3 |= 0x40;
    *videor2 = (*videor2 & 0xff) | 0x1200;
    for (i=0: i<0x10: i++)
    *palette++ = ((i & 1)?0x3e:0) | ((i & 2)?0x7c0:0) |
((i & 4)?0xf800:0) | ((i & 8)?1:0):
    for (i=0; i<0x80; spscrl += 4, i++)
        *spscrl = 0;
    for (i=0; i<0x10; i++)
        *pcg++ = 0x11111;
    for (i=0; i<0x10; i++)
        *pcg++ = 0x2222;
    for (i=0; i<0x10; i++)
        *pcg++ = 0x4444;
    for (i=0; i<0x10; i++)
        *pcg++ = 0x8888;
    for (j=0; j<4; j++)
        for (i=0; i<0x10; i++)
            *pcg++ = 0;
```

COLUMN

CPU のアクセス可能な期間


スプライトスクロールレジスタ

表示期間を含めたすべての期間においてアクセス可能です。

CPU 期間は、1キャラクタクロック (QD) に一度時分割で確保しています。そのため、最悪 1.8 QD (580 ns または 1440 ns) 程度のウェイトがかかることがあります。


- * QD の周期=320 ns (高解像度) または 800 ns (標準解像度)
- * DISP/CPU ビット (バックスクロールコントロールレジスタ; EB0808H の D09) を'0'に 設定すれば、スプライトスクロールレジスタの時分割アクセスを禁止し、すべての期間 を CPU に解放するため、高速なアクセスが可能になります。ただし、その期間、スプラ イト、バックグラウンドともすべての画面表示がカットされます。したがって、V 帰線期 間に入ったら、まず、DISP/CPU ビットを'0' (表示カット) にした後、スプライトレジス タのアクセスを開始すれば能率的です。

●図……A CPU アクセスのタイミング



表示用にレジスタを読み出す期間は以下のとおりです (表示時間と多少ずれがあります)。

●図……B レジスタ読み出しのタイミング



したがって、V 帰線期間でスプライトスクロールレジスタを書き換える場合は、V-DISP の 2 ライン前までに書き換える必要があります。

なお、書き換えたスプライトスクロールレジスタの内容は、2ライン経過後、3ライン目で 影響が現れます。

* 標準解像度時、スーパーインポーズモードにした場合、H 帰線期間の一部で QD が停止 することがあるため、CPU アクセスがその期間にぶつかると、ウェイトが延びることが あります (最悪 $60 \mu s$ 程度)。

バックグラウンドスクロールレジスタ、および画面モードレジスタ

表示期間を含めたすべての期間においてアクセス可能です。


基本的に CPU 用レジスタと内部用レジスタの 2 段階のレジスタ構成です。 CPU レジスタとは、CPU がアクセスできるレジスタで、通常 1 ウェイト以内でアクセスが終了します。 CPU 用レジスタに書き込まれた内容は、 1 水平期間に一度、決まったタイミングで内部用レジスタへ転送され、チップ内部で有効になります。したがって、 CPU がレジスタを書き換えたからといって、 ただちに有効になるわけではありません。

- * ただし、以下のピット情報については CPU 用レジスタのみで、2 段階のレジスタ構成をとっていないため、CPU がレジスタを書き換えた直後からチップ内部で有効になります。
 - ・バックグラウンドスクロールレジスタ……アドレス\$EB 0808 DISP/CPU ピット(D 09)
 - ・画面モードレジスタ·····アドレス\$EB 080 A H-TOTAL ビット (D 07~D 00)

CPU 用レジスタから内部用レジスタへ転送する期間は、ほぼ 256 ページの図 Cのとおりです。

したがって、たとえば、バックグラウンドスクロールレジスタを1水平ラインごとに書き換えた場合は、1ライン前の水平表示期間中に書き換えればいいわけです(ただし、H-DISPの3~4 QD前までに終了すること)。

●図……C レジスタ転送のタイミング



転送期間と CPU の書き込みサイクルがぶつかった場合は、CPU 側にウェイトが入ります。 読み出しサイクルならウェイトは入りません。

* バックグラウンドスクロールレジスタおよび画面モードレジスタへの CPU アクセス については、スーパーインポーズの影響を受けません。


PCG およびテキスト

表示期間を含めたすべての期間においてアクセス可能です。

CPU期間は、2キャラクタクロック (QD) に一度、時分割で確保しています。そのため、 最悪 2.8 QD (900 ns または 2240 ns) 程度のウェイトがかかることになります。

* DISP/CPU ビット(バックグラウンドコントロールレジスタ; EB0808H の D 09)を'0' (CPU 側) に設定すれば、PCG、テキスト表示用の時分割が停止し、すべての期間を CPU に解放するため、高速なアクセスが可能になります。ただし、その間、スプライト、バックグラウンドともすべての画面表示がカットされます。したがって、V 帰線期間に入ったら、まず、DISP/CPU ビットを'0' (表示カット) にした後、PCG やテキストのアクセスを開始すれば能率的です。


●図····· D CPU アクセスのタイミング



表示用に PCG、テキストを読み出す期間は図Eのとおりです。

したがって、V帰線期間内で PCG、テキストを書き換える場合は、V-DISPの1ライン前までに書き換える必要があります。また、H帰線期間内では、書き換える期間はほとんどありません (表示モードによります)。

* 標準解像度時、スーパーインポーズした場合、H 帰線期間内の一部で QD が停止することがあるため、CPU アクセスがその期間にぶつかると、ウェイトが延びることがあります (最悪 $60 \mu s$ 程度)。



サウンド機構

FM 音源とサンプリング (ADPCM) 音源の両方を標準で搭載 した X 68000 のサウンド機構は、効果音から音声出力までを 幅広くサポートしています。ここでは、X 68000 のサウンド機 構について説明します。

X68000のサウンド構成


X 68000 のサウンド系統のブロック図を 260 ページの図 1 に示します。X 68000 は、音声の取り込みや再生を行う ADPCM 音源と、正弦波を基本として純粋に演算処理で音を作成する FM 音源の 2 つの音源用 LSI を内蔵しています。

ADPCM の出力は、バッファアンプを通した後、左右に振り分けられて、FM 音源 IC の出力と合成されます。振り分けた後にある、 μ PD 8255 の出力と接続されている部分はパンポット制御回路で、ADPCM の出力を右、左、中央のいずれに出力するか(あるいは、出力しないか)を決定する部分です。PC 0 が左チャンネル、PC 1 が右チャンネルに対応していて、出力が '1' (= High ν ベル)になっていると、該当するチャンネルへの出力が OFF にされます。両チャンネルとも ON になっていると、聴感上、中央から出力されているように聞こえます。

ハードウェアリセット後は 8255の I/O ピンはすべて入力となるため、ADPCM の出力は両方とも OFF に、8255のイニシャライズ直後は出力ピンはすべて '0' (= Low レベル) となるため、ADPCM 出力は両チャンネルとも ON になります。

オーディオアンプの前にも似たような回路が組んであります。これはどうやらミューティン

●図……1 サウンド系のブロック図



グ回路 (電源投入時に「ボコッ」と大きな音が出てしまうのを防ぐ回路) のようです。

1 FM音源

X 68000 では FM 音源 LSI としてヤマハの YM 2151 を使用しています。ヤマハでは、いくつも FM 音源 LSI を製造していますが、それぞれに愛称がついています。 YM 2151 は OPM (Fm Operator Type-m) という名称になっています。 この名称は Human 68 K などでも使用されているため、ご存じの方も多いでしょう。本書でも FM 音源 LSI の名称として OPM を使用することにします。


0·1 OPMの内部ブロック

OPM の内部プロック図を 262 ページの図 2 に示します。OPM は 8 つの音声出力回路を持っており、それらの出力がミックスされて出力信号として取り出されます。それぞれのチャンネルは、チャンネル 1 からチャンネル 8 まで番号が振られており、通常の音楽演奏などでは、このチャンネル 1 つが楽器の 1 音に対応します。たとえば、ドミソの和音が必要なときはチャンネル 1 でド、2 でミ、3 でソの音を出力させるようにするわけです。

各チャンネルは4つのスロットと呼ばれる正弦波発振器からなっており、それぞれ M1(モジュレータ1)、M2(モジュレータ2)、C1(キャリア1)、C2(キャリア2)と名称がつけられています。これらを直列や並列につなぎあわせることで複雑な波形をつくり出すわけです。

OPM にはこのほか、音が出始めてから消えるまでのレベル変化(立ち上がりの強弱や余韻の長さなど)を制御するエンベロープジェネレータ (EG と略されます)や、ブルブルといった感じになる音の大きさの変化や、ワウワウといった周波数の変化(ビブラート)をつけるためのLFO(Low Frequency Oscillator)、あらかじめ設定した時間がくると CPU に割り込みをかけたり、全部のスロットを一度に発声開始させることができるタイマ、「ザー」や「シー」といった音をつくるノイズ発生器 (スロット 32 と切り替えて使用します) などが組み込まれています。

●図····· 2 OPM 内部ブロック図



M1: Modulator 1 OP : FM Operator

M2: // 2 LFO: Low Frequency Oscillator

C1: Carrier 1 ACC: Accumlator C2: // 2 PG : Phase Generator EG : Envelope Generator

0.2 スロットの基本構造

OPM の発声単位であるスロットの基本構造と、それぞれを制御しているパラメータを 264 ページの図3に示します。

スロットの中心をなすのは SIN 波形テーブルです。SIN 波形テーブルは、角度データを与えると、それに対する \sin 値が出力として取り出されるテーブルです。このテーブルの入力として、0から 2π まで直線的に変化し、次にふたたび 0 に戻るような、鋸波のデータを入力すれば、出力はきれいなサインカーブとなり、入力波形を歪めると、出力波形は大きく歪むことになります。OPM ではスロットの入力に与える波形として、鋸波と他のスロットからの入力(M 1 スロットは自分自身の出力)を加算したものを与えることができるようになっています。たとえば、他のスロットからサイン波を与えると、SIN 波形テーブルの出力 1 Asin は、

 $Asin = SIN(\omega t + \alpha SIN(\psi t))$

t : 時刻


ψ, ω:角振動数

α : 初段のスロットの出力レベルを決める値

となるわけです。先ほど触れた鋸波は、この式の中の ωt 、 ψt の部分に相当します。OPM ではこの信号を作成している部分をフェーズジェネレータ (PG) と呼んでいます。フェーズジェネレータを訳すと「位相生成器」となりますが、たんに「鋸波発振器」と考えておいてよいでしょう。フェーズジェネレータが発生する鋸波の基本周波数は、OPM のレジスタ中の KC、KF、MUL、DT 1、DT 2 といったパラメータで決定され、さらに LFO (後述します) による変化の影響度を PMS で決定します。

さて、この SIN テーブルの出力に実際に楽器を演奏したときに起こるような出力の時間的な変化を与えるのがエンベローブジェネレータ (EG)です。EGの波形は、アタック、ファーストディケイ、セカンドディケイ、リリースの 4 段階に分けられます(シンセサイザの世界などではファーストディケイの部分をたんにディケイ、セカンドディケイをサスティンと呼ぶのが一般的なようですが、ここではメーカのアプリケーションマニュアルに従った名称にしています)。これらを鍵盤楽器の場合にあてはめると、アタックはキーを押した直後の音の立ち上がり、ファーストディケイはアタックで行きついたところから少し戻るところ、セカンドディケイはキーを押し続けている間、音量が少しずつ下がっていくところ、リリースはキーから手を離した後の余韻に相当します。先ほどの式でいうと、初段のスロットの出力にかけ算されている α が初段スロットの EG の出力に相当します。当然、次段も独立した EG を持っていますか

●図……3 スロットの基本構造



*1: フィードバックは、M1スロットだけにある

KC : Key Code PMD : Phase Modulation Depth
KF : Key Fraction AMD : Amplitude Modulation Depth

MUL: Phase MULtiply W: Waveform
DT1: De Tune 1 LFRQ: Low FReQuency
DT2: De Tune 2

PMS: Phase Modulation Sensitivity

AR : Attack Rate
D1R : 1'st Decay Rate
D2R : 2'nd Decay Rate
RR : Release Rate
KS : Key Scaling
D1L : 1st Decay Level
TL : Total Level

AMS: Amplitude Modulation Sensitivity

AMS-EN: AMS Enable

ら、出力 Aout は EG の出力 β を使って、

Aout = β SIN ($\omega t + \alpha$ SIN (ψt))

と表すことができます。

EG の出力波形は、OPM のレジスタ中の AR、D1R、D2R、RR、KS、D1L、TL といったパラメータで決定され、さらに LFO による出力レベル変動の ON/OFF や変動の度合を AMS-EN や AMS で決定しています。

図3の PG、EGのパラメータのうち、() でくくったものは1チャンネルごとに設定する ものであることを、くくっていないものは1スロットごとに設定するものであることを示しま す。

図3の、点線で示された LFO というブロックは、PGや EGの出力を低い周波数でふらつかせるための信号発生器です。OPM ではチップ内に1つだけ持っており、この出力をすべてのスロットが共通で使用しています。LFO は PG 用と EG 用の2つの出力を持っており、それぞれの出力レベルを PMD、AMD というパラメータで指定します。LFO の出力波形の種類、周波数はそれぞれ W、LFRQ というパラメータで決定されます。


M1スロットだけは自分自身の出力を自分の入力信号とするフィードバック回路を持っており、このフィードバック量を FL パラメータで指定するようになっています


0.3 その他の部分の基本構造

OPMのスロット以外の部分の基本構造を 266 ページの図4に示します。オペレータには、スロットの組み合わせを指定する CON, チャンネルの音を左右, 中央のいずれから出力するかを指定する LR パラメータが入力されます (メーカが公表している OPM のブロック図では、LR はアキュームレータの部分に入力されているのですが、感覚的にはオペレータに効いていると考えるほうがわかりやすいので、ここではオペレータに入力されるものとしています)。

ノイズジェネレータは OPM 内に 1 つだけあります。ノイズ出力の ON/OFF は NE、音質 を NFRQ で指定します。ノイズ出力が ON されると、スロット 32 の SIN 波形テーブルの出力がノイズジェネレータの出力と置き換えられます (図では表しにくいので、スロットの出力と切り替えるように書いています)。

●図……4 スロット以外の部分の基本構造





NE Noise Enable NFRQ: Noise FReQuency

CON: CONnection LR: Left channel Enable / Right channel Enable

0·4 OPMのアドレス配置

OPM のポートアドレスを図5に示します。

CPUは、\$E90001番地にレジスタ番号を設定した後、\$E90003番地のデータポートを使って、これらのレジスタにアクセスします。OPMは内部に多くのレジスタを持っていますが、音作りに関係するレジスタはすべて書き込み専用であり、リード時はレジスタ番号の設定に関係なく、つねにステータスレジスタが読み出されます。


●図-----5 OPM のポートアドレス

- 21.7	データ	内 容		
アドレス	D1 D4 D5 D4 D1 D2 D1 D0	P) A		
SE 90001		レジスタ番号設定ボート		
SE 90003		データRead Write ポート		

0·5 OPMのリードレジスタ

OPM からのリードを行うと、つねにステータスレジスタの内容が読み出されます。このレジスタのビット配置を図6に示します。ビット7は OPM の書き込み BUSY フラグで、OPM がCPU から次のアクセスを受け付けられない状態であることを示しています。OPM への書き込みを行う場合は、このビットが'0'になっていることを確認してから行わなければなりません。ビット0とビット1は、OPM 内部の2つのタイマのうち、いずれがオーバーフローしたのかを示すビットです。OPM のタイマは、あらかじめ設定した時間が経過した後に CPU に割り込みをかけたり、全スロットに一斉にキーオンを与えることができます。このビットはおもにCPU に割り込みをかけるような使い方をしたとき、割り込みがいずれのタイマによるものであるかを CPU が判断できるようにするために使用します。


●図……6 OPM ステータスレジスタ




9·6 OPMのライトレジスタ

OPM の書き込みレジスタの配置を図7と図8に示します。レジスタ番号が\$00から\$1Fまでのレジスタはノイズ、タイマ、LFOなど、OPM 内部に1つしかないものの設定、\$20から\$3Fがチャンネル単位で指定するもの、\$40から\$FFはスロット単位で指定するものが配置されています。次に、これらのレジスタをアドレス順に説明していくことにしましょう。

●図····· 7 OPM のレジスター覧 (その1)




●図……8 OPM のレジスター覧(その2)



Ø・⑥1 テストレジスタ

テストレジスタのビット配置を図9に示します。

●図……9 テストレジスタ



このレジスタは、メーカの出荷検査時に使うのがおもな目的です。公開されているのはビット1だけで、これ以外のビットはすべて'0'で使うようにしてください。ビット1を'1'にするとLFOがリセットされ、'0'に戻すとLFOがスタートします。他の音とLFOを同期させて動かしたいような場合に有効です。


Ø·Ø 2 KONレジスタ

キーオン/キーオフの制御を行うレジスタです。ビット配置を図 10 に示します。音の ON/ OFF を制御するもので、鍵盤楽器でいうと、鍵盤を押したときがキーオン、鍵盤から指を離したときがキーオフとなります。

KON レジスタの下位 3 ビットで制御したいチャンネルを, ビット 3 ~ 6 で, そのチャンネル の各スロットをキーオンするか、キーオフするかを決めます。該当するビットが '1' のときに キーオン, '0' のときにキーオフになります。

KON レジスタでは1チャンネルずつしか ON できないため、複数のチャンネルをキーオン

●図----10 KON




させたときは、当然のことながら、それぞれのチャンネルの出力波形の位相はあわなくなります。位相を確実にあわせてスタートさせたいときはタイマAによるキーオン機能を利用します。

②・③3 ノイズジェネレータ制御レジスタ

OPM 内部のノイズジェネレータの ON/OFF 制御やノイズ周波数の制御を行うレジスタです。ビット配置を図 11 に示します。下位 5 ビットでノイズ周波数を、ビット 7 でノイズジェネレータの ON/OFF 制御を行います。ビット 7 が'1'だとノイズジェネレータがイネーブルになり、スロット 32 がノイズと入れ替わります。エンベロープジェネレータはスロット 32 のものがそのまま使用されますが、エンベロープのカーブはアタックがエクスポーネンシャル、それ以外はすべて直線的に変化するようになります。


●図……11 ノイズジェネレータ制御



0·04 タイマA設定レジスタ

OPM が持っている 2 本のタイマのうち、タイマAに時間設定を行うレジスタです。ビット配置は 272 ページの図 12 のようになっています。データ長が 10 ビットあるので、上位 8 ビットをレジスタ番号\$10 に、下位 2 ビットを\$11 に割り付けています。このレジスタに設定した値を CLKA とすると、 $64 \times (1024 - \text{CLKA})/4000 \text{ (ms)}$ 後にオーバフローを起こします。CPU に割り込みをかけたり、全スロットに一斉にキーオンを与えることができます。


●図……12 タイマA設定



Q·05 タイマB設定レジスタ

タイマBに時間設定を行うレジスタです。ビット配置は図 13 のようになっています。タイマ Bはビット長が8 ビットであるため、レジスタ番号\$12 だけでカウント値が設定できます。この レジスタに設定する値を CLKB とすると、 $1024 \times (256 - \text{CLKB})/4000 \text{ (ms)}$ 後に CPU に割り込みをかけることができます。

●図……13 タイマB設定




○ 6 タイマ制御レジスタ

タイマ制御レジスタのビット配置を図 14 に示します。このレジスタは、タイマの動作 ON/OFF 制御や割り込みを発生するか否かなどを指定するものです。

ビット 0, 1はタイマ動作の ON/OFF を制御するもので、ビット 0 がタイマAに、ビット 1 がタイマBに該当し、'1'でタイマが始動、'0'で停止します。

●図……14 タイマ制御



1: タイマAのオーバフロー時に全スロットを ONにする

0: 通常動作

ビット 2, 3 は, タイマがオーパフローしたときに CPU に割り込みをかけるか否かを設定するもので、ビット 2 がタイマ A用、ビット 3 がタイマ B用です。このビットを'1'にしておくと、オーパフロー発生時に CPU に割り込み発生を許可するとともに、ステータスレジスタの 1 ST ビットを'1'にセットします。


ビット 4, 5 はステータスレジスタの 1 ST ビットをクリアするための制御ビットで、ビット 4 がタイマA、ビット 5 がタイマBの 1 ST ビットクリアに使用されます。このビットを'1'に すると、該当する 1 ST ビットがクリアされます。

ビット7はタイマAによる一斉キーオン機能を使うか否かを指定するもので、'1'を設定しておくと、タイマAのオーバフローが発生したときに自動的に全スロットがキーオンされます。

0.07 LFO周波数設定レジスタ

274ページの図 15 にビット配置を示します。ビブラートなどをかけるための LFO の周波数 を決定します。設定値と周波数の関係を表 1 に示します。

●図……15 LFO 周波数設定



●表·····1 LFRQの設定値と LFO の発振周波数の関係


DATA (HEX)	FREQ. (Hz)	DATA (HEX)	FREQ. (Hz)	DATA (HEX)	FREQ. (Hz)	DATA (HEX)	FREQ. (Hz)
FF	59.1278	BF	3.6955	7F	0.2310	3F	0.0144
FE	57.2205	BE	3.5763	7 E	0.2235	3E	0.0140
FD	55.3131	BD	3.4571	7 D	0.2161	3D	0.0135
FC	53.4058	BC	3.3379	7C	0.2086	3 C	0.0130
FB	51.4984	ВВ	3.2187	7B	0.2012	3B	0.0126
FA	49.5911	BA	3.0994	7 A	0.1937	3 A	0.0121
F9	47.6837	B9	2.9802	79	0.1863	39	0.0116
F8	45.7764	B8	2.8610	78	0.1788	38	0.0112
F7	43.8690	B7	2.7418	77	0.1714	37	0.0107
F6	41.9617	B6	2.6226	76	0.1639	36	0.0102
F5	40.0543	B5	2.5034	75	0.1565	35	0.0098
F4	38.1470	B4	2.3842	74	0.1490	34	0.0093
F3	36.2396	B3	2.2650	73	0.1416	33	0.0088
F2	34.3323	B2	2.1458	72	0.1341	32	0.0084
F1	32.4249	B1	2.0265	71	0.1267	31	0.0079
FO	30.5176	BO	1.9073	70	0.1192	30	0.0075
EF	29.5639	AF	1.8477	6F	0.1155	2F	0.0072
EE	28.6102	AE	1.7881	6E	0.1118	2E	0.0070
ED	27.6566	AD	1.7285	6D	0.1080	20	0.0068
EC	25.7029	AC	1.6689	6C	0.1043	2C	0.0065
EB	25.7492	AB	1.6093	68	0.1006	2B	0.0063
EA	24.7955	AA	1.5497	6A	0.0969	2A	0.0061
E9	23.8419	A9	1.4901	69	0.0931	29	0.0058
E.8	22.8882	A8	1.4305	68	0.0894	28	0.0056
E7	21.9345	A7	1.3709	67	0.0857	27	0.0054
E6	20.9808	A6	1.3113	66	0.0820	26	0.0051
E5	20.0272	A.5	1.2517	6.5	0.0782	25	0.0049
E4	19.0735	A4	1.1921	64	0.0745	24	0.0047
E3	18.1198	A3	1.1325	63	0.0708	23	0.0044
E2	17.1661	A2	1.0729	62	0.0671	22	0.0042
E1	16.2125	A1	1.0133	61	0.0633	21	0.0040
E0	15.2588	A 0	0.9537	60	0.0596	20	0.0037
DF	14.7820	9F	0.9239	5F	0.0577	1F	0.0036
DE	14.3051	9 E	0.8941	5E	0.0559	1E	0.0035
DD	13.8283	9 D	0.8643	50	0.0540	10	0.0034
DC	13.3514	9 C	0.8345	5C	0.0522	10	0.0033
DB	12.8746	9 B	0.8047	5 B	0.0503	1B	0.0031
DA	12.3978	9 A	0.7749	5 A	0.0484	1A	0.0030
D9	11.9209	99	0.7451	59	0.0466	19	0.0029
D8	11.4441	98	0.7153	58	0.0447	18	0.0028
D7	10.9673	97	0.6855	57	0.0428	17	0.0027
D6	10.4904	96	0.6557	56	0.0410	16	0.0026
D5	10.0136	95	0.6258	5.5	0.0391	15	0.0024
D4	9.5367	94	0.5960	54	0.0373	14	0.0023
D3	9.0599	93	0.5662	53	0.0354	13	0.0022
D2	8.5831	92	0.5364	52	0.0335	12	0.0021
D1	8.1062	91	0.5066	51	0.0317	11	0.0020
DO	7.6294	90	0.4768	50	0.0298	10	0.0019
CF	7.3910	8F	0.4619	4F	0.0289	OF	0.0018
CE	7.1526	8E	0.4470	4E	0.0279	0E	0.0017

	V 2 07 53 4				The Address of		
CD	6.9141	8 D	0.4321	4 D	0.0270	0 D	0.0017
CC	6.6757	8C	0.4172	4C	0.0261	OC	0.0016
CB	6.4373	8 B	0.4023	4 B	0.0251	0 B	0.0016
CA	6.1989	8 A	0.3874	4 A	0.0242	0 A	0.0015
C9	5.9605	89	0.3725	49	0.0233	09	0.0015
C8	5.7220	88	0.3576	48	0.0224	08	0.0014
C7	5.4836	87	0.3427	47	0.0214	07	0.0013
C6	5.2452	86	0.3278	46	0.0205	06	0.0013
C5	5.0068	85	0.3129	45	0.0196	05	0.0012
C4	4.7684	84	0,2980	44	0.0186	04	0.0012
C3	4.5300	83	0.2831	43	0.0177	03	0.0011
C2	4.2915	82	0.2682	42	0.0168	02	0.0010
C1	4.0531	81	0.2533	41	0.0158	01	0.0010
CO	3.8147	80	0.2384	40	0.0149	00	0.0009

Ø·Ø 8 PMD/AMD設定レジスタ

LFOが出力する PG 用の出力, EG 用の出力それぞれの出力レベルを設定するものです。このレジスタのビット配置を図 16 に示します。ビット 7 で書き込む値を PMD とするか AMD とするかを決定します。ビット 7 が'1'だと下位 7 ビットは PMD, '0'だと AMD として扱われます。この値が大きくなるほど、出力レベルが大きくなり、深い変調がかかるようになります。


●図……16 PMD/AMD 設定



②・③ 9 汎用出力/LFO出力波形制御レジスタ

ビット配置を 276 ページの図 17 に示します。OPM は各種の用途に使用できる汎用の出力端子を 2 つ持っていますが、X 68000 では、これを FDC (フロッピーディスクコントローラ) の READY 端子を強制的に READY 状態にする信号、および ADPCM のクロック切り替え信号として使っています。

レジスタの下位2ビットはLFOの出力波形を選択するもので、図にあるような4種類の中



から選択することができます。W を'11' (=3) に設定すると、LFO の出力はノイズ波形になり、EG や PG をランダムに振ることができるようになります。ノイズジェネレータが独立したノイズ音であるのに対し、LFO のノイズ出力は基本音の周波数や出力レベルをランダムに振るという点が異なります。


②・⑤10 チャンネル構成, 出力制御レジスタ

スロットの接続方法や、M1スロットのフィードバック率、左右チャンネルへの出力選択を 行うレジスタです。ビット配置は図 18 のようになっています。ビット 6、7 はそれぞれ左チャ ンネル、右チャンネルへの出力の ON/OFF を制御するもので、'1'を書き込むとそれぞれのチャンネルへの出力が ON に、'0'を書き込むと OFF になります。片方だけを ON にするとそちら側から、両方 ON にすると中央から音が出ているように感じます。

ビット3~5は、M1スロットが持っているフィードバック回路を通して帰還させる比率の 選択を行うものです。選択するフィードバック率は、スロットの出力レベルにかけ算されるた め、出力レベルが下がると、フィードバックされる量も少なくなります。


ビット0~2の3ビットはスロットの接続方法を決めるものです。スロットの接続形態は図19と図20に示すような8種類があり、この中からどれを使用するかを決めるわけです。

●図……18 チャンネル構成,出力制御(チャンネルごとに設定)




●図……19 コネクションの種類(その1)

P1~P4:PG(フェーズジェネレータ) の出力信号



●図……20 コネクションの種類(その2)




Ø·Ø| KC (キーコード)レジスタ

KC レジスタはチャンネルが動作する基本周波数を音階単位で選択します。ビット配置は図 21 のようになり、何オクターブ目の、何の音であるのかという設定を行います。OPM はクロック周波数として 3.579545 MHz が与えられたときにもっとも誤差が少なくなるような音階 テーブルを持っているのですが、X 68000 ではクロックとして 4 MHz を与えているため、約 1 音(192.27 セント)高い音が出てしまいます。このため、OPM のマニュアルでは NOTE が\$A のときにAの音となるところが、X 68000 ではBの音になります。

音のずれが 200 セントびったりではないため、気になる方は誤差分を KF レジスタで調整するようにしてください。

●図·····21 KC (キーコード) (チャンネルごとに設定)




Ø·Ø12 KF (キーフラクション)レジスタ


レジスタのピット配置を図22に示します。

上位の6ビットだけが使用され、この値によって KC で設定した周波数に約 1.6(=100/64) セント単位の微調整を加えます。 KC と KF の関係を図 23 に示しますので参考にしてください。

●図……22 KF(キーフラクション) (チャンネルごとに設定)




●図·····23 KC, KFによる音程指定



Ø·Ø13 PMS/AMS設定レジスタ

PMD/AMD が LFO の出力レベルを設定するのに対し、PMS/AMS はチャンネルごとに LFO の効きぐあいを設定するものです。レジスタのビット配置は 282 ページの図 24 のように なっています。ビット $4\sim6$ は PG への効き方を、ビット 0、1 は EG への効きぐあいを設定 します。図の中に書いた数値は、LFO の出力が最大レベルになったときの値を示しています。

●図……24 PMS/AMS (チャンネルごとに設定)



*値はいずれもLFOの出力レベルが最大のときの値

Ø·014 DT1/MUL設定レジスタ

ビット配置を図 25 に示します。MUL、DT 1 および DT 2 (\$C 0 \sim \$DF にあります) は、KC や KF で与えた周波数 (仮りに基本周波数と呼ぶことにします)をもとにスロットごとに異なる周波数をつくり出すもので、MUL が $1/2\sim15$ 倍までの倍率設定、DT 1 が数セント程度の微調整、DT 2 が数百セントレベルの大きなずれをつくるのに使用されます。


ビット0-3の4ビットは倍率設定で、0のときには基本周波数の1/2、1以上のときには基本周波数の設定値倍の周波数が PG から出力されます (DT 1=DT 2=0 のとき)。

DT1による周波数変動は KCの値によって変わります。この関係を表2に示しますので参考にしてください。

Ø·Ø15 TL (トータルレベル) 設定

TL はスロットの出力レベルを制御するもので、EG で計算した出力に、このレジスタで決めた減衰量をかけて実際の EG の出力としています。レジスタのビット配置を 284ページの図 26 に示します。TL レジスタは下位 7 ビットだけが有効で、減衰量は 0.75×TL(dB)となります。TL が 0 のときがもっとも出力信号レベルが大きくなり、\$7 F のときにもっとも小さくなります。

●図……25 DT1/MUL (スロットごとに設定)




●表 ····· 2 DT1の設定値と周波数のずれ方

ост	NOTE	A	別波数のす	れ(セン)	-)	周波数のずれ(Hz)			
	NOTE	DT1=0	DT1=1	DT1=2	DT1=3	DT1=0	DT1=1	DT1=2	DT1=3
0	0	0.000	0.000	5.025	10.036	0.000	0.000	0.053	0.107
0	1	0.000	0.000	4.228	8.445	0.000	0.000	0.053	0.107
0	2	0.000	0.000	3.559	7.110	0.000	0.000	0.053	0.107
0	3	0.000	0.000	2.993	5.980	0.000	0.000	0.053	0.107
1	0	0.000	2.515	5.025	5.025	0.000	0.053	0.107	0.107
1	1	0.000	2.115	4.228	6.338	0.000	0.053	0.107	0.160
1	2	0.000	1.778	3.555	5.330	0.000	0.053	0.107	0.160
1	3	0.000	1.496	2.990	4.483	0.000	0.053	0.107	0.160
2	0	0.000	1.258	2.515	5.025	0.000	0.053	0.107	0.213
2	1	0.000	1.057	3.170	4.225	0.000	0.053	0.160	0.213
2	2	0.000	0.889	2.667	3.555	0.000	0.053	0.160	0.213
2	3	0.000	0.748	2.242	3.735	0.000	0.053	0.160	0.267
3	0	0.000	1.258	2.515	3.143	0.000	0.107	0.213	0.267
3	1	0.000	1.057	2.114	3.170	0.000	0.107	0.213	0.320
3	2	0.000	0.889	1.778	2.667	0.000	0.107	0.213	0.320
3	3	0.000	0.748	1.869	2.615	0.000	0.107	0.267	0.373
4	0	0.000	0.629	1.572	2.515	0.000	0.107	0.267	0.427
4	1	0.000	0.793	1.586	2.114	0.000	0.160	0.320	0.427
4	2	0.000	0.667	1.334	2.001	0.000	0.160	0.320	0.480
4	3	0.000	0.561	1.308	1.869	0.000	0.160	0.373	0.533
5	0	0.000	0.629	1.258	1.729	0.000	0.213	0.427	0.587
5	1	0.000	0.529	1.057	1.586	0.000	0.213	0.427	0.640
5	2	0.000	0.445	1.001	1.445	0.000	0.213	0.480	0.693
5	3	0.000	0.467	0.935	1.308	0.000	0.267	0.533	0.747

6	0	0.000	0.393	0.865	1.258	0.000	0.267	0.587	0.853
6	1	0.000	0.397	0.793	1.123	0.000	0.320	0.640	0.907
6	2	0.000	0.334	0.723	1.056	0.000	0.320	0.693	1.013
6	3	0.000	0.327	0.654	0.935	0.000	0.373	0.747	1.067
7	0	0.000	0.315	0.629	0.865	0.000	0.427	0.853	1.173
7	1	0.000	0.315	0.629	0.865	0.000	0.427	0.853	1.173
7	2	0.000	0.315	0.629	0.865	0.000	0.427	0.853	1.173
7	3	0.000	0.315	0.629	0.865	0.000	0.427	0.853	1.173

●図……26 TL (トータルレベル) (スロットごとに設定)



Ø·016 KS/AR設定レジスタ


ビット配置を図 27 に示します。楽器の場合、音が高くなるほど音の立ち上がりや余韻の時間が短くなる傾向があります。この効果を得るためにあるのが KS で、AR や後述する D1R、D2R、RR などにはすべて KS による補正がかけられます。この補正量は、KC (キーコード)に依存し、 $(KC\%4)\%(2^{\circ}(3-KS))$ (%は整数除算、 $^{\circ}$ 'はべき乗を表す)となります。

ARはアタックレートで、キーオンした直後の音の立ち上がりを決めるものです。値が大きいほど立ち上がりが鋭くなります。

具体的な数値は、音量が最小 $(0\%: -96 \, \mathrm{dB})$ から最大 $(100\%: 0 \, \mathrm{dB})$ になるまでの時間 と、10%から 90%になるまでの時間の 2 通りについて、それぞれ 289 ページ以降の表 3 と表 4 に示しておきましたので参考にしてください。

なお、この表の RATE の値は、RR の場合は RR×4+2+KS、それ以外のものの場合はレジスタへの設定値を XR とすると、XR×2+KS で算出される値を使用し、計算値が 63 以上になった場合には RR が 63 のときの値を適用します。表の左端は RR の計算値、その右の 2 つの数値は、RR を上位 4 ビットと下位に分けたときの値を示しています。

●図----27 KS/AR



KCによるアタック、ファーストディケイ、 セカンドディケイ、リリース時間の変化量の設定 各設定値のレートに対し

<u>KC</u> <u>4</u> <u>2(3-KS)</u> (ただし、除算時の小数点以下はすべて切り捨て)


を加える

Ø·017 AMS-EN/D1R設定レジスタ

ビット配置を図 28 に示します。AMS-EN は LFO による EG の変調をかけるか否かを決めるものです。'1'を書き込むと変調がかかるようになり、'0'で通常どおりの動作となります。PG への変調は、チャンネル単位で決められてしまいますが、EG への変調は、このビットを使ってスロットごとにかけるか否かを決定できます。

D1Rはファーストディケイからセカンドディケイに移るまでの時間を決めるもので、KSによってスケーリングされます。ARと同様、表にまとめておきましたので参考にしてください。

●図·····28 AMS-EN/D1R (スロットごとに設定)




Ø·Ø18 DT2/D2R設定レジスタ

このレジスタのビット配置は図 29 のようになっています。DT 2 は DT 1/MULのところでも触れたように、KC、KF で決まる周波数に数百セントという、大きめの変化を与えるものです。

D2Rはセカンドディケイレートで、キーオンしたままにしたとき、ファーストディケイから セカンドディケイに移った時点から音が完全に消えるまでの時間を設定します。この時間も D1R同様、KSによってスケーリングされます。

●図……29 DT2/D2R (スロットごとに設定)




0.019 D1L/RR

ビット配置を図 30 に示します。上位 4 ビットが D1L,下位 4 ビットが RR になっています。 D1L はファーストディケイからセカンドディケイに移るときのレベルを決定するもので,値が 0~\$Eのときには,このレベルは $-3 \times D1L$ (dB),\$F のときには $-3 \times D1L - 48$ (dB)で表されます。


RR はリリースレートで、キーオフしてから音が消えるまでの時間の設定を行います。RR もAR, D1R, D2R などと同様、KSによってスケーリングされます。

EG の出力波形と、レジスタへの設定値の関係を図 31 に示しておきましたので参考にしてください。なお、この図では KS によるスケーリングは考慮していません。

●図……30 D1L/RR (スロットごとに設定)



●図……31 エンベロープジェネレータの出力波形と設定値の関係



0·7 設定値とOPMの動作の関係

OPMの設定値が実際の音声出力波形にどのように影響するかを数値で示した資料は、残念ながら公開されていません(メーカでも公表する予定はないとのことでした)。たしかに、音作りの面から見ると、パラメータの調整はあくまでも耳で聴きながら行うものであって、出力波形を見ながら行うようなものではありませんが、X 68000 のように、ADPCM も搭載しているマシンでは、FM音源用のパラメータを使って ADPCM から出力するなどの使い方も考えら

れますので、音作りの基本であるオペレータの直列接続と、EGの各レートの計算方法を個人的に調べてみました。

以下に示す式は、あくまでも筆者が個人的に(シンクロで波形を見ながら)調べた近似式であり、OPM がこのとおりにつくられているということではありませんので、注意してください。

○ 01 オペレータを直列接続したときの出力波形

オペレータを2つ直列に接続したときの SIN 波形テーブルの出力Aは、

 $A = SIN(\omega t + \alpha SIN(\psi t))$

のように表されます。 ψt , ωt は、要するに周波数ですから、これはかんたんに求められますが、 α の求め方が公開されていないので、このままでは出力波形がわかりません。実験の結果、各 スロットの出力が TL だけで決まるとき (AR が 0、D1R、D2R などが最大値のとき) には、

 $\alpha = 10^{\circ}(-0.75/20 \times TL + e/2)$ ここで、e は自然対数の底(=2.71828…)、'^'はべき乗を示す

とし、 α SIN(ψt)の計算結果の数値をラジアン単位の角度データとみなして ωt と足すと、かなりよい感じになることがわかりました。

M1のフィードバック量はよくわかりませんでしたが、TLが 0 dB のときに 1 (ラジアン) とみなしてフィードバックするとよいようです。たとえば、FL=3 なら 0.7853 (= 3.14159/4) をかけ算した値をフィードバックすると、近い波形が得られます。

Ø·●2 EGのRATEと時間の関係

EGの表の値はほぼ指数関数となっています。 $0 \sim 100\%$ のアタック時間 t は、RATEの上位 4 ビットと下位 2 ビット(表の 2 番目、3 番目の数値)を使って計算されます。上位 4 ビットを RATE_H、下位 2 ビットを RATE_Lとすると、

 $t = (10^4.202682)/(2^RATE_H) \times (1/(1+0.25 \times RATE_L)) \times 3.58/4.00$

で表されます。その他の時間は、この値にたんに係数をかけるだけで算出することができます。 OPM の時間の分解能の限界のために、t が小さくなってくると、この式で計算した値からずれてしまいますので注意してください。

●表……3 EG の各レート設定値と時間(0~100%)

アタ	ック	ファーストディケ ディケイ/リリー:	
AR×2+KS	時間 (ms)	XR×2+KS RR×4+2+KS	時間(ms)
0:00	無限大	0:00	無限大
1: 01	無限大	1:01	無限大
2:02	無限大	2: 02	無限大
3:03	無限大	3: 03	無限大
4: 10	7136.33	4:10	98637.69
5:11	5709.06	5:11	78910.15
6:12	4757.55	6: 12	65758.46
7:13	4077.90	7:13	56364.40
8: 20	3568.16	8: 20	49318.84
9:21	2854.53	9: 21	39455.07
10: 22	2378.78	10: 22	32879.23
11: 23	2038.95	11: 23	28182.20
12: 30	1784.08	12: 3 0	24659.42
13: 31	1427.27	13: 3 1	19727.54
14: 32	1189.38	14: 3 2	16439.61
15: 33	1019.48	15: 3 3	14091.09
16: 40	892.04	16: 40	12329.71
17: 4 1	713.63	17: 4 1	9863.77
18: 42	594.69	18: 42	8219.81
19: 43	509.74	19: 43	7045.55
20: 5 0	446.02	20: 5 0	6164.86
21: 5 1	356.82	21: 5 1	4931.89
22: 5 2	297.35	22: 5 2	4109.90
23: 53	254.87	23: 5 3	3522.77
24: 6 0	223.01	24: 6 0	3082.42
25: 6 1	178.41	25 : 6 1	2465.94
26: 6 2	148.68	26: 6 2	2054.95
27: 63	127.43	27: 63	1761.38
28: 7 0	111.51	28: 70	1541.22
29: 7 1	89.20	29: 71	1232.97
30: 72	74.34	30: 72	1027.48
31: 73	63.72	31: 73	880.59
32: 8 0	55.75	32: 8 0	770.60
33: 8 1	44.60	33: 8 1	616.48
34: 8 2	37.16	34: 8 2	513.74
35: 8 3	31.86	35: 8 3	440.35
36: 90	27.88	36: 90	385.31
37: 91	22.30	37: 91	308.25
38: 92	18.58	38: 9 2	256.83
39: 93	15.93	39: 93	220.17
40:10 0	13.94	40 : 10 0	192.65
41:10 1	11.15	41:10 1	154.12
42:10 2	9.29	42:10 2	128.43
43:10 3	7.97	43:10 3	110.09
44:11 0	6.97	44:11 0	96.33
45 : 11 1	5.58	45 : 11 1	77.06
46:11 2	4.65	46 : 11 2	64.22
47:11 3	3.98	47:11 3	55.04
48:12 0	3.48	48:12 0	48.16
49:12 1	2.78	49:12 1	38.53
50:12 2	2.33	50 : 12 2	32.11
51:12 3	1.99	51 : 12 3	27.52
52:13 0	1.91	52:13 0	24.08
53:13 1	1.53	53:13 1	19.27
54:13 2	1.27	54:13 2	16.06
55:13 3	1.09	55 : 13 3	13.77

56:14 0	1.00	56:14 0	12.04
57:14 1	0.81	57:14 1	9.63
58:14 2	0.67	58:14 2	8.03
59:14 3	0.57	59:14 3	6.88
60:15 0	0.47	60:15 0	6.02
61:15 1	0.47	61:15 1	6.02
62:15 2	0.47	62:15 2	6.02
63:15 3	0.00	63:15 3	6.02
And the second s			

●表····· 4 EG の各レート設定値と時間 (10~90 %)

79	ック	ファーストディク ディケイ/リリー	
AR×2+KS	時間 (ms)	XR×2+KS RR×4+2+KS	時間 (ms)
0:00	無限大	0:00	無限大
1: 01	無限大	1:01	無限大
2: 02	無限大	2:02	無限大
3: 03	無限大	3: 03	無限大
4: 10	4008.07	4:10	19942.60
5: 11	3206.45	5: 11	15954.08
6: 12	2672.05	6: 12	13295.07
7:13	2290.32	7:13	11395.78
8: 20	2004.04	8: 20	9971.30
9: 21	1603.23	9: 21	7977.05
10: 22	1336.02	10: 22	6647.53
11: 23	1145.16	11: 23	5697.88
12: 3 0	1002.02	12: 30	4985.65
13: 31	801.62	13: 31	3988.52
14: 32	668.01	14: 32	3323.77
15: 3 3	572.59	15: 33	2848.95
16: 4 0	501.01	16: 40	2492.83
17: 4 1	400.81	17: 41	1994.26
18: 42	334.01	18: 42	1661.88
19: 43	286.29	19: 43	1424.47
20: 5 0	250.50	20: 5 0	1246.41
21: 5 1	200.40	21: 5 1	997.13
22: 5 2	167.01	22: 5 2	830.94
23: 5 3	143.15	23: 5 3	712.23
24: 6 0	125.26	24: 6 0	623.21
25: 6 1	100.20	25 : 6 1	498.57
26: 6 2	83.50	26: 62	415.47
	71.57	27: 63	356.12
28: 7 0	62.62	28: 7 0	311.60
29: 71	50.10	29: 71	249.28
30: 72	41.75	30: 72	207.74
31: 73	35.78	31: 73	178.04
32: 8 0	31.32	32: 8 0	155.80
33: 8 1	25.05	33: 8 1	124.64
34: 8.2	20.87	34: 8 2	103.86
35: 8 3	17.89	35: 8 3	89.03
36: 9 0	15,65	36 : 9 0	77.90
37: 91	12.52	37: 91	62.32
38: 92	10.44	38: 92	52.83
39: 93	8.95	39: 93	44.52
40:10 0	7.83	40:10 0	38.95
41 : 10 1	6.27	41 : 10 1	31.16
42:10 2	5.22	42:10 2	25.96
43:10 3	4.48	43:10 3	22.26
44:11 0	3.91	44:11 0	19.48
45:11 1	3.13	45:11 1	15.58
46:11 2	2.61	46:11 2	12.98
47:11 3	2.24	47:11 3	11.12
48:12 0	1.96	48 : 12 0	9.74
49:12 1	1.57	49 : 12 1	7.79
50:12 2	1.31	50 : 12 2	6.49
51:12 3	1.12	51:12 3	5.57
52:13 0	0.98	52:13 0	4.87
53:13 1	0.78	53 : 13 1	3.89
50 , 10 1	0.70	33 . 13	0.03

	0 00 1	54 . 12 2 1	2 20
54:13 2	0.65	54:13 2	3.26
55:13 3	0.55	55:13 3	2.78
56:14 0	0.52	56 : 14 0	2.43
57:14 1	0.42	57:14 1	1.95
58:14 2	0.36	58:14 2	1.62
59:14 3	0.30	59:14 3	1.39
60:15 0	0.24	60:15 0	1.22
61 : 15 1	0.24	61:15 1	1.22
62:15 2	0.24	62:15 2	1.22
63:15 3	0.00	63:15 3	1.22

3 ADPCM

Ø·1 ADPCMの概要

OPM (FM 音源) が SIN カーブやノイズなどをもとに演算で波形を作成するのに対し、ADPCM のほうは自然音の取り込みや再生を行うものです。

入力波形を定期的にサンプリングして、その時点での電圧を、そのままデジタルデータに変換するのが、CDなどでも採用されている PCM 方式と呼ばれるものです。PCM 方式ではサンプリング周波数のほかにはなんら制約はありませんから、波形の再現性はよいのですが、メモリを大量に食うという問題があります。たとえば、CDと同様にすると、1回分のデータが16ビット、サンプリング周波数 44.1 KHz ですから、1秒で88.2 Kバイトも使ってしまいます。なんとか、この量を減らそうと考えられた方法に、前回の電圧との差分をデータ化する DPCM 法、前回の変化から次のデータを予測し、そのデータとの差分をデータ化する DPCM (Differential PCM) 法などがあります。ADPCM (Adaptive Differential PCM) はDPCM をさらに改良して、大きな電圧の変化にも対応できるようにし、音質を改善したものです。前回の変化が大きいときには次の変化の幅も大きく、小さいときには変化幅も小さいものと考え、前回の変化の大きさから求められる定数を、予測値との変化にかけた値をデータ化しようというものです。

X 68000 では、入力波形から ADPCM データへの変換や ADPCM データから出力波形の 再現を行う LSI として、沖電気の MSM 6258 V という LSI を使用しています。この LSI は、入出力ともモノラルであるため、X 68000 ではパンポット制御 (右、左、中央のいずれから出力するかを選択する) 回路を付加しています。

次に MSM 6258 V の特徴をかんたんにまとめておきます。

Ø·01 ADPCMデータ

MSM 6258 V は、ADPCM データとして 3 ビットまたは 4 ビットのデータを作成し、サンプリング 2 回分のデータをまとめて 1 バイトデータにして CPU とやりとりするようになっています。3 ビット ADPCM とするか、4 ビット ADPCM とするかは、LSI のピンで切り替えられるのですが、X 68000 では 4 ビット ADPCM モードに固定して使用しています。

❸・● 2 サンプリング 周波数

サンプリング周波数は、LSIのクロック周波数の 1/512、1/768、1/1024のいずれかから選択可能です。 X 68000 ではクロックとして 4 MHz と 8 MHz を切り替えられるようにしているため、3.9 KHz、5.2 KHz、7.8 KHz、10.4 KHz、15.6 KHz の 5 種類を選択できます(4 MHz で 1/512 のときと、8 MHz で 1/1024 のときはどちらも 7.8 KHz になるため、1 種類減ります)。 1 秒あたり使用するメモリ量は、サンプリング周波数の半分(15.6 KHz なら 7.8 Kバイト)になります。

Ø·03 A/D, D/Aコンバータ

MSM 6258 V に内蔵されている A/D コンバータ (入力電圧からデジタルデータへの変換器) は8 ピット, D/A コンバータ (デジタルデータから出力電圧への変換器) は10 ピットの精度を持っています。MSM 6258 V は,入力データを8 ピットの PCM データに直した後,ADPCM 変換を行い,また ADPCM データを 10 ピットの PCM データに変換した後,音声信号として出力しているわけです。

0·2 ADPCM関係のレジスタ

ADPCM の制御に関係するレジスタの一覧を図 32 に示します。MSM 6258 V が持っているレジスタには最低限のステータスやコマンドしかないため、X 68000 ではサンプリングレートや ADPCM の出力切り替えを PPI (8255) のポートCで、ADPCM の基本クロックの選択を OPM の汎用出力端子 CT 2 で行えるようにしています。

●図……32 ADPCM の動作に関係するレジスタ

ADPCM(MSM6258V)

アドレス	READ!	bit 7	6	5	4	3	2	1	bit 0	備考
CE02001	R	PLAY /REC	'1'			.0.				ADPCMステータス
\$E92001 W				'0'			REC ST	PLAY ST	SP	ルコマンド
\$E92003	R/W		Data	+1			Da	tan		データ入出力

PPI(i8255)ポートC/コントロールワードレジスタ

アドレス	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
\$E9A005	R/W	10A6	IOA5	PC5	PC4	Samp	ling RATE	РСМ	PAN	ADPCMサンプルレート/ 出力制御
\$E9A007	W	'0'		_		В	it Se		Data	ポートCのビット単位での制御

OPM(YM2151)レジスタNo.=\$1B(\$E90001に\$1Bを書き込んでからアクセスする)

アドレス	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
\$E 90003	W	CT2	CT1		-	-			W	ADPCM基本クロック切り替え

なお、ADPCMのデータ転送は DMAC で行うほうが便利なので、X 68000 では DMAC のチャンネル3を ADPCM 用に割り付けています。 DMAC の設定方法などについては DMA の章を参照してください。


Ø・Ø1 ADPCMステータスレジスタ

ADPCM ステータスレジスタのビット配置を 294 ページの図 33 に示します。ビット 7 は, ADPCM が録音 (音声データ入力) ないしスタンバイ中であるか、再生 (音声データ出力) 中であるのかを示すビットです。'1'のとき録音中/スタンバイ状態,'0'のときは再生中であることを示しています。


Ø・Ø2 ADPCMコマンドレジスタ

ADPCM の動作開始/停止制御を行います。ビット配置は 294ページの図 34 のようになっています。ビット 2 が録音開始、ビット 1 が再生開始の制御を行い、ビット 0 は録音/再生動作の停止を指示するビットです。再生動作が終了したときはコマンドレジスタで停止を指示しないと、ADPCM は最後に与えたデータを繰り返し使用して音声出力を行ってしまいますので、

●図·····33 ADPCM ステータスレジスタ (\$E92001)



●図……34 ADPCM コマンドレジスタ (\$E92001)




必ず停止コマンドを書き込むようにしてください。

また、停止コマンドを書き込んだとき、ADPCMの出力レベルは最後の状態のまま保持され、次の再生開始コマンドを受け取ったときに 1/2 VDD (最大振幅の半分) に戻されるため、最後の出力レベルが 1/2 VDD 近辺でないと、開始コマンドを与えた直後に「ボツッ」という音が出ることがあります。

Ø·Ø3 ADPCMデータレジスタ

ADPCM データの入出力を行うレジスタです。ビット配置は図35のようになります。 ADPCM データは2サンプリング分ずつまとめて転送を行いますので、図のように、上位4ビットと下位4ビットに分かれており、下位4ビットが先、上位4ビットが後のサンプリングで作成されたデータになっています。それぞれの4ビットデータは最上位ビットが符号、下位3ビットが絶対値となっています。

●図·····35 ADPCM データレジスタ (\$E92003)



Ø·Ø 4 PPI(8255) ポートC


ジョイスティック用に使用している PPI の空きビットを使用して, サンプリングレートの選択や ADPCM のパンポット制御に使用しています。このポートのビット配置を 296 ページの図 36 に示します。

ビット3とビット2は、ADPCMのサンプリングレートを基本クロックの1/512、1/768、1/1024のいずれにするかを選択します。2ビットが'11'のパターンは未使用扱いになっています。実際に設定してみると、'01'のときと同じ結果になるようです。

ビット1とビット0はパンポット制御で、ビット0が左チャンネル、ビット1が右チャンネルの制御用となっており、それぞれ'1'にすると出力がOFF、'0'にするとONになります。片チャンネルだけONにすればそちらから、両方ともONにすると中央から音が出ているように聞こえます。

なお、X 68000 では 8255 のポート C を出力ポートとして使用していますが、8255 の特性上、出力ポートを読み出すと、出力されているデータがそのまま読み出せますので、現在設定されているデータを読み出して必要なビットだけを変更することができます。

●図·····36 8255 ポートC (\$E9A005)



ジョイスティック#1トリガB


1: Bボタンが押された状態にする

0: 通常動作

Ø・Ø 5 PPI (8255) コントロールワードレジスタ

PPI は、特殊機能として、ポートCの任意のビットを操作するビットセット/リセット機能を持っています。この操作は PPI のコントロールワードレジスタで行います。ビットセット/リセットコマンドのビット配置を図 37 に示します。ビット 7 が'0'であるとき、8255 はビットセット/リセットコマンドと認識し、ビット 1 からビット 3 を操作したいポート Cのビット位置、ビット 0 をセットしたいデータとみなして、指定されたビットだけを与えられたデータに変更します。

むろん、ポートCはリード/ライト可能ですから、いったんセットされているデータを読み出してから ANDや OR などのビット演算を行い、再度書き込んでもかまわないのですが、操作



するビットが1つだけであるような場合にはビットセット/リセット機能を使うほうがかんた んだと思われるので、この機能を説明しておきました。

Ø·Ø 6 OPMレジスタ\$1B


X 68000 では、ADPCM のクロックの切り替え信号として OPM (FM 音源 LSI) の汎用出力端子 CT 2 を使用しています。このピットは OPM 内の番号\$1 Bのレジスタで行います。レジスタのピット配置は 298 ページの図 38 のようになっています。このレジスタのピット 7 がクロック選択用のピットで、'0'のとき 8 MHz、'1'のとき 4 MHz になります。

このレジスタは書き込み専用で、読み出すことができないため、システム的に使用する場合には、ほかのビットの値に気を配る必要があります。

0.3 サンプルプログラム

ADPCM の操作を行うサンプルプログラムを作成してみましたので参考にしてください。この例では、\$1F の連続データの再生を行わせています。起動時のオプション指定で、第1引き数が PPI のパンポット制御ビット(ビット 0、1)にセットする値、第2引き数が PPI のサンプリングレート選択ビット(ビット 2、3)、第3引き数が ADPCM の基本クロック選択(OPM

●図……38 OPM レジスタ (レジスタ No.=\$1B)



のレジスタ\$1B) に設定する値です。

このサンプルでは PPI の制御にビットセット/リセット機能を使ってみましたので、あわせて参考にしてください。

●リスト……1 ADPCM の操作(\$1F の連続データの再生)

```
* ADPCM動作テスト
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
*/
#include <doslib.h>
struct DMAREG (
   unsigned char
                 csr;
   unsigned char
                 cer;
   unsigned short
                 sparel:
   unsigned char
                 der;
   unsigned char
                 ocr;
   unsigned char
                 SCI:
   unsigned char
                 CCT;
   unsigned short
                 spare2;
   unsigned short
                 mtc;
```

```
unsigned char
                  *mar;
                  spare3;
   unsigned long
   unsigned char
                  *dar;
                  spare4:
   unsigned short
   unsigned short
                  btc;
   unsigned char
                  *bar:
                  spare5;
   unsigned long
   unsigned char
                  spare6;
                  niv;
   unsigned char
                  spare7:
   unsigned char
   unsigned char
                  eiv:
   unsigned char
                  spare8;
                  mfc;
   unsigned char
                  spare9;
   unsigned short
                  spare10;
   unsigned char
  unsigned char
                  cpr;
                  sparell;
   unsigned short
                   spare12:
   unsigned char
                   dfc;
   unsigned char
                   sparel3;
   unsigned long
                   spare14:
   unsigned short
                   spare15;
   unsigned char
   unsigned char
                   bfc;
                   spare16;
   unsigned long
                   spare17;
   unsigned char
   unsigned char gcr;
volatile struct DMAREG
                       *dma;
                       *ppi_cwr: /* 8255コントロールワードレジスタ*/
volatile unsigned char
                       *opm_regno: /* OPMレジスタ番号設定レジスタ
volatile unsigned char
                       *opm_data; /* OPMデータレジスタ
volatile unsigned char
                       *adpcm_command; /* ADPCMコマンドレジスタ
                                                                  */
volatile unsigned char
                       *adpcm_status; /* ADOPCMステータスレジスタ
                                                                  */
volatile unsigned char
                       *adpcm_data; /* ADPCMデータレジスタ
                                                                  */
volatile unsigned char
#define BUFSIZE 0x400
             pcmbuf[BUFSIZE];
unsigned char
void main();
void create_adpcmdata();
void adpcm_outsel();
```

```
void adpcm_sample();
void adpcm_clksel();
void adpcm_stop();
void adpcm_start();
void dma_setup();
void dma_start():
void wait_complete();
void clear_flag();
void main(argc, argv)
    int argc;
    char *argv[]:
    unsigned int i. pan, sample, clk;
    if (argc >= 2)
        pan = atoi(argv[1]);
    else pan = 0;
    if (argc >= 3)
        sample = atoi(argv[2]):
    else
           sample = 0;
    if (argc >= 4)
        clk = atoi(argv[3]);
    else clk = 0;
    SUPER(0):
                 = (struct DMAREG *)0xe840c0;
    dma
                 = (unsigned char *)0xe9a007;
    ppi_cwr
                 = (unsigned char *)0xe90001;
    opm_regno
   opm_data
                 = (unsigned char *)0xe90003;
    adpcm_command = (unsigned char *)0xe92001;
    adpcm_status = (unsigned char *)0xe92001;
   adpcm_data
                 = (unsigned char *)0xe92003;
   adpcm_stop();
   create_adpcmdata(pcmbuf, BUFSIZE):
   adpcm_outsel(pan); /* Panpot Control */
    adpcm_sample(sample); /* Sampling rate
   adpcm_clksel(clk); /* ADPCM Clock
   clear_flag();
    dma_setup();
    dma_start();
   adpcm_start();
```

```
wait_complete();
    adpcm_stop();
    clear_flag();
void create_adpcmdata(buf, length)
    unsigned char *buf;
   unsigned int length;
    while(length--)
      *buf++ = 0x1f;
void adpcm_outsel(sel)
    unsigned int sel;
    *ppi_cwr = (0 << 1) | ((sel >> 1) & 1); /* Left
    *ppi_cwr = (1 << 1) | (sel & 1); /* Right
void adpcm_sample(rate)
    unsigned int rate;
    *ppi_cwr = (2 << 1) | ((rate >> 1) & 1);
    *ppi_cwr = (3 << 1) | (rate & 1);
void adpcm_clksel(sel)
    unsigned int sel;
    *opm_regno = 0x1b;
    *opm_data = (sel & 1) << 7;
void adpcm_stop()
    *adpcm_command = 0x1;
void adpcm_start()
    *adpcm_command = 0x2;
```

```
void dma_setup()
    dma->dcr = 0x80;
    dma \rightarrow ocr = 0x32:
    dma->scr = 0x04;
    dma \rightarrow ccr = 0x00;
    dma \rightarrow cpr = 0x08;
    dma->mfc = 0x05:
    dma->dfc = 0x05;
    dma->mtc = BUFSIZE:
    dma->mar = pcmbuf;
    dma->dar = (unsigned char *)adpcm_data;
void dma_start()
    dma \rightarrow ccr = 0x80;
void wait_complete()
    while(!(dma->csr & 0x90) && !(*adpcm_status & 0x80))
void clear_flag()
    dma->csr = 0xff;
```

Ø·4 ADPCMデータ

ADPCM データへの変換アルゴリズムが具体的にどのようになっているかについて調べたのですが、メーカ (沖電気) のノウハウに該当するものであることから非公開ということでした。このため、X 68000 の ADPCM データがどのようになっているかは不明です。

ADPCMについて調べているときに見つけたヤマハの音源LSI、YM2608 (OPNA) に内蔵されているADPCM音源のアルゴリズムをコラムに載せておきますので参考にしてください。

COLUMN

ADPCM のアルゴリズム (ADPCM 音声分析の手順)

- ① A/D 変換 …音声をサンプリングレートごとに 8 bit の PCM データに変換します
- ② 8→16 ······得られた PCM データを 256 倍して 16 bit のデータ; Xn に変換します
- ③ dnの算出 …この Xnを予備値 xnと比較して、その差分; dnを求めます
- ④ ADPCM データの決定

......dn が正のときは ADPCM のデータの MSB (L 4) を'0', 負のときは'1' にします

差分の絶対値; | dn | と量子化幅; Δn の関係から、ADPCM データの 残り 3 bit (L 3, L 2, L 1) を決定します ADPCM データの符号化は表 A に示すとおりです

●表·····A ADPCM データと量子化変化率 (f)

L	L4		12	11		条 件	
dn≥0	dn<0	LS	L3 L2 L1			$(1n=1 dn 1/\Delta n)$	
		0	0	0	57/64	In<1/4	
		0	0	1	57/64	1/4≤ In<1/2	
		0	1	0	57/64	1/2 In < 3/4	
		0	1	1	57/64	3/4≤ In < 1	
0	1	1	0	0	77/64	1 ≤ In < 5/4	
		1	0	1	102/64	5/4 \(\left(\) \(\) \(\) \(\) \(\)	
		1	1	0	128/64	3/2 In < 7/4	
		1	1	1	153/64	7/4≤ In	

以上の操作で、音声データから ADPCM データへの変換は終わりです

⑤ 予測値と量子化幅の更新

……ADPCM データが得られると、次ステップの予測値;xn+1と量子 化幅; △n+1の更新を行います

 $Xn+1=(1-2\times L 4)\times (L 3+L 2/2+L 1/4+1/8)\times \Delta n+xn$ $\Delta n+1=f(L 3, L 2, L 1)\times \Delta n$: $\Delta nmin=127, \Delta nmax=24576$ *初期設定:予測值 $\times 1=0$

量子化幅 △1=127

以下、①~⑤の操作を各サンプリングタイムごとに繰り返して音声分析が行われます

SCC

SCC は、シリアル伝送 LSI で、同期通信、非同期通信のほか、 データの変復調までサポートしています。ここでは、X 68000 での SCC の使われ方や、SCC の各レジスタの設定法などに ついて説明します。


●1 SCCの概要

X 68000 では、RS-232 C インタフェースとマウスをサポートするための LSI として、 Z 8000 のファミリー LSI である Z 8530 SCC (シリアルコミュニケーションコントローラ;以下、たんに SCC と略します)を使用しています。

X 68000 の SCC 周辺のブロック図を 306 ページの図 1 に示します。

SCC は、チャンネルAとチャンネルBの 2 つのシリアルポートを持っているのですが、 X 68000 では、このうち、チャンネルBの RTS と RxD をマウス用に使用し、チャンネルAを RS-232 C ポートに利用しています。また、SCC の持っている信号線は、RS-232 C をサポートするには少々不足しているため、チャンネルBのうち、使われていない CTS、DCD をそれ ぞれCIとCDライン入力に、DTRをクロック切り替えに流用しています。これによって X 68000 では、一般的な非同期通信だけでなく、Monosync や Bisync、SDLC といった同期通信も標準でサポートできるようになっています。また、SCC はデータに変調をかけたり、変調 された信号からデータとクロックを分離する(復調)機能が内蔵されており、2線式の同期通信などが容易に行えるようになっています。

●図·····1 SCC 周辺ブロック図



X 68000 のハード上使用可能な通信モードを次に示します。ただし、X 68000 では、SCC とのデータ転送に DMA が使用できないため、転送速度は CPU の応答速度に依存します。このため、実際に利用可能な転送速度は、ここに掲げた数値よりかなり落ちると思われます。

チャンネルA

・非同期モード時

キャラクタ長 : 5/6/7/8 ビット

ストップビット長:1/1.5/2ビット

パリティ : 偶数/奇数/なし

クロック :×1,×16,×32,×64 (×1 は外部で同期をとる必要あり)

エラー検出 :パリティエラー

オーバーランエラー

フレーミングエラー

・同期モード時

バイト指向同期モード (Monosync, Bisync)

キャラクタ同期 : 内部/外部いずれも可

同期キャラクタ数 : 1/2個

同期キャラクタ長 :6/8 ピット

同期キャラクタ制御:自動挿入/削除可

CRC : 自動生成/チェック可

SDLC モード

アボートシーケンス自動生成/検出

自動ゼロ挿入/削除

メッセージ間フラグ自動挿入

アドレスフィールド自動検出

Information フィールドの端数処理

CRC 自動生成/チェック

SDLC ループモード時の EOP 検出による自動オンループ/オフループ

・データ転送速度

非同期モード : 38.4 Kbps (×16 モード時)

Monosync/Bisync : 1.5 Mbps

FM 符号化方式 DPLL : 375 Kbps

NRZI 符号化方式 DPLL : 187 Kbps

チャンネルB

非同期通信のみ

キャラクタ長 : 8ビット

ストップビット:2ビット

パリティ :なし


ボーレート : 4800 bps


0·1 SCC のデータ通信モード

SCC のサポートする通信モードとそのデータフォーマットを図 2 にまとめてみました。 Async(非同期)モードは、現在、もっとも一般的に使用されているもので、俗に RS-232 C サポートというときには、このデータフォーマットでのデータ伝送がサポートされていることを指します。


そのほかのフォーマットはいずれも同期伝送モードです。同期伝送モードは、いずれもデータのほかに送受信タイミングをとるためにクロック信号が必要となります。クロックとデータの関係の例を図3に示します。送信側は、クロックの立ち上がりに同期してデータを変化させ、

●図……2 SCC がサポートするデータフォーマット





●図……3 同期伝送の動作



受信側はクロックの立ち下がりのタイミングデータを取り込むようにすることで、確実にデータが受け渡せるようにするわけです。

データの前にある Sync や Flag は一連のデータの先頭であることを示すとともに、受信側が確実にデータとタイミングをあわせるために使用されるものです。データの後に続く CRC は、受け取ったデータにエラーがないかどうかを検出するためのチェックコードです。

これらのうち、External Sync モードは、データの読み始めのタイミングを LSI の SYNC 端子を使って伝えることになっているのですが、RS-232 C の信号には該当するものがないこともあって、X 68000 では LSI の SYNC 端子を外部に引き出していません。このため、X 68000 では、このモードを使用することはできません。

次に、これらのデータフォーマットについてもう少し詳しく見ていくことにしましょう。

0·01 Async (非同期)モード

図2では非同期通信モードの典型的なデータフォーマットを示しました。データの前には1 ビットのスタートビットと呼ばれる'0'のビットがまず送られ、データの後にはチェック用のパ リティビット、さらに1キャラクタ分のデータの最後を示すストップビットと呼ばれる'1'のデ ータが送信されます。パリティビットは省略される場合もあります。また、ストップビットの ビット長は、1ビット、1.5ビット、2ビットのいずれかが選択可能です。

受信側では、データラインが'0'になったのを見つけると、データの取り込み準備を開始し、各ビットのほぼ中央(と思われるところ)を順次サンプリングしていきます。データに続くパリティビットはデータの正確性をチェックするための1ビットのデータです。パリティには、データとパリティビットを含めた'1'の総数が偶数になるようにパリティビットのデータを決める偶数パリティと、奇数になるようにする奇数パリティがあります。さらに、受信側はデータの最後を示すストップビットがあるのを確認します。もし、ストップビットがあるはずのところで'0'が読み出された場合にはエラー(フレーミングエラー)となります。

0·02 Monosync (モノシンク) モード

Monosync モードにかぎらず、同期通信モードでは、送受信ともクロック信号に同期してデータの出力/入力を行います。このため、データのほかにクロック信号が必要となりますが、Async モード時に 1 キャラクタごとに付加されてしまうスタートビットやストップビットといった余分なデータが不要であることから、効率のよい伝送が行えます。

フレーム (一連のデータ列) の最初には SYNC (同期) キャラクタと呼ばれる同期用のデータが、最後には CRC コードによるチェックデータが付加されます (SYNC キャラクタデータは SCC の WR 7 レジスタにセットした値が使用されます)。

同期通信モードでは、Async モードのような、1キャラクタの先頭や最後を示すデータパタンは存在しないため、どのビットがデータの最初であるのか見分けがつきません。このため、SYNC キャラクタという特別なデータパタンを用意しておき、これをフレームの先頭として認識するようにするわけです。

SCC で Monosync モードを使用するときに、データを読み始めるときやデータを取りそこなった場合など、同期をとり直す必要が生じた場合にはレシーバをハントモードにします。 SCC は、このモードに設定されると、SYNC キャラクタパタンと同一のビットパタンが見つかるまで待ち続け、一致したパタンが受信できた時点から順次データの取り込みを開始します。

0.03 Bisync (バイシンク) モード

Bisync (Binary Synchronous Communication) は IBM が提唱した通信方式で、メッセージのフォーマットは SYNC キャラクタが 2 つになったほかは Monosync とよく似ています。図 4 に Bisync メッセージのフォーマット例を示します。最後の BCC は Block Check Code の略で、先ほど掲げた図では CRC として示されるものです。SOH や STX などは、制御コードとして割り当てられているデータを指します。これらの制御コードの一覧を図 5 に示しておきます。

Bisync では (Monosync でも同じ)、SYN などのデータ制御コードを特別なデータとして扱うため、テキストの中にこれらのデータが入り込むと、それをテキストとして受け取ればよいのか、制御コードとして処理すべきなのか区別できなくなります。つまり、このままのフォーマットではバイナリデータ(音声、画像データ、実行可能ファイルなど)の送受信は行えないことになります。

●図····· 4 Bisync メッセージフォーマット

SYN SYN	зон	ヘッダ	STX	TEXT	eTX or ETB	BCC
---------	-----	-----	-----	------	------------------	-----

●図……5 伝送制御キャラクタ例

符号	値	名 称	意味
SOH	\$01	Start Of Heading	ヘディング開始
STX	\$02	Start of TeXt	テキスト開始
ETX	\$03	End of TeXt	テキスト終結
EOT	\$04 End Of Transmission 伝送終了		伝送終了
ENQ	\$05	ENQuiry	問い合わせ(相手局からの応答要求)
ACK	\$06	ACKnowledge	肯定応答
DLE	\$10	Data Link Escape	伝送制御拡張
NAK	\$15	Negative AcKnowledge	否定応答
SYN	\$16	SYNchronous Idle	同期信号
ЕТВ	\$17	End of Transmission Block	伝送ブロック終結

IBMでは、これに対処する方法として、制御データの前に DLE(\$10)を挿入する方法をとりました。このモードは透過伝送モードと呼ばれます (バイナリデータの伝送に対応していないほうは通常伝送と呼んでいるようです)。このモードでは、たとえば、SYN (\$16)は DLE SYN (\$1016) という 2 バイトデータになって送られます。\$10 というデータを送りたいときには DLE \$10 (\$1010) という 2 バイトデータに変換することで対処します。透過モードで付加/削除される DLE コードは CRC の計算には含めないことになっています。

SCC の Bisync モードは透過モードをサポートしていませんので、透過モードを使うときには CPU で DLE の挿入/削除や CRC 計算などの処理を行う必要があります。

0.04 External Sync(外部同期)モード

外部同期モードでは、データの開始位置を Monosync や Bisync のような特殊データで認識するのではなく、ハード的に (SYNC 端子で) 制御してもらうようになっています。すでに

述べたように、X 68000 では SCC の SYNC 端子を使用していませんので、このモードでの伝送は行えません。

0.05 SDLC=-K

Monosyncや Bisync によって伝送できるデータがあくまでもバイト単位であるのに対して、SDLC はビット単位での伝送を考慮したモードであり、任意のビット数の情報の伝送が行えるようになっています。

図6に SDLC メッセージフォーマットを示します。Bisync などでは、DLE や SYN などを 特殊なデータとして扱っていましたが、ビット単位の伝送が基本である SDLC では、そのよう な方法はとれないため、'1'が6つ連続するデータである'01111110'の8ビットデータをフレー ムの先頭と終了を示すフラグデータとして用い、それ以外のところでは、'1'が5つ連続すると、'0'を挿入するようにしています。

受信側では、'1'が5つ続いた後に'0'がきた場合にはその'0'を削除し、'1'が6つ連続してきた場合にはフラグとみなすことで、データを誤ってフラグだと思い込んだりする恐れがなくなります。

アドレスフィールドは、送信側が指定した受信相手の番号を示すものです。SDLCは、1対 1のデータ伝送だけでなく、多くのステーションが同一の伝送ラインを使用するネットワーク 環境を想定しています。このような環境では、伝送するネットワーク上の、どのステーション にデータを送りたいのかを明示する必要があります。SDLCでは、各ステーションに8ビット の番号 (アドレス) を振り、送信したフレームがどこあてのものであるのかを明示しているわ けです。アドレスの値のうち\$FF はグローバルアドレスと呼ばれ、不特定の相手にコマンドを 送るために使用します。

制御フィールドは転送フレームの番号やフレームの種別を識別するためのデータで、データ 長は8ビット固定になっています。

インフォーメーションフィールドには、実際に送受信するデータが入っています。この内容 はなんら規定はなく、総ビット数も任意でかまいません。

インフォーメーションフレームの後に付加される FCS (Frame Check Seaquence) は 16 ビットの CRC データで、フレームの内容が正しく受信されたかどうかをチェックするための

●図····· 6 SDLC メッセージフォーマット

フラグ '01111110'	アドレス	制御	情 報	FCS	フラグ
	(8 bit)	(8 bit)	Information	(16,bit)	'01111110'

ものです。CRC の計算方法は何種類もあるのですが、SDLC では CRC-CCITT 方式と呼ばれる方法をとっています。SCC では、WR5のビット2を'0'にすることで、CRC-CCITT 方式で CRC の生成/チェックが選択されます。


0.06 SDLCループモード

SDLCループモードは、通常の SDLC を少し拡張して、1 つの親局(コントローラ: 1次局) の下に多数の子局(セカンダリ: 2次局) が接続され、1次局がループ上のすべてのデータ伝送を制御するような用途に適するようにしたものです。SDLC ループモードのシステムの構成例を図7に示します。

SDLCループモードでは、メッセージは一度に全局に伝えられるのではなく、ループ上の各局を巡回していきます。2次局は送られてきたメッセージを受信しつつ、次の局にメッセージを渡していきます。

2次局によるメッセージの送信はいつでも行えるわけではなく、1次局からのメッセージ送出許可があったときに限られます。1次局は、2次局がメッセージを送出してもかまわないときには、EOP (End Of Poll) と呼ばれる特殊なデータ ('11111110') を送出します (SDLCと同様、SDLCループモードでも、通常のデータでは'1'が5つ続くと'0'を自動的に挿入しますから、EOPデータがデータ中に偶然検出される恐れはありません)。2次局は EOPを受け取ったとき、もし送出したいメッセージがあったなら、EOPの最後の'0'を'1'に変更して送出した後に自分の送出したいメッセージを送出し、最後に EOPを付加します。何も送出したいメッセー

●図……1 SDLC ループ



ジがない場合は通常どおり、ただ受け取ったメッセージを隣りに送り直すだけです。SDLCループモードでは、データに NRZIや FM 変調をかけることもできます。

0.2 ボーレートジェネレータ

SCC は、内部にボーレートジェネレータと呼ばれる、伝送のための基準クロック作成回路があり、任意の伝送速度を選択することができるようになっています。ボーレートジェネレータには 16 ビットのレジスタがあります。このレジスタへの設定値Nと、ボーレートジェネレータから出力される周波数 f の関係は、SCC の PCLK 端子に与えられている周波数 (X 68000 では 5 MHz) を PC とすると、 $f=PC/(2\times(N+2))$ となります。

この出力周波数が実際の伝送レートと一致するのは、同期通信でデータの変調機能を使わないときだけで、そのほかの場合にはタイミングをとったり、変調のかかったデータからデータとクロックへの分離を行ったりするために、伝送速度(単位:bps)の16倍や32倍程度の高い周波数が必要となりますので、ボーレートジェネレータからの出力周波数もそれを考慮して決める必要があります。

たとえば、一般的な非同期モードでは、データがどのタイミングで入ってくるかわからないため、SCC は実際の伝送速度よりも速いクロックでデータラインをサンプリングし、データビットのほぼ中央でデータを読み込むようにしています。SCC では非同期モードでのサンプリングクロック周波数と伝送速度の比を 16、32、64 から選択できるようになっています。

図8に×16モードで非同期通信を行うときの伝送速度とボーレートジェネレータの設定値の関係をまとめておきましたので参考にしてください。X 68000では、クロックが 5 MHz と 半端な値であるために公称伝送速度と実際の伝送速度には若干のずれが出ていますが、非同期 通信では1キャラクタごとに同期をとり直しているようなものなので、2パーセント以下のずれであれば、まず問題になることはありません。

0.3 データの符号化

SCCは、4種類の符号化手法を選択することができるようになっています。それぞれの符号化によるデータラインの動きの違いを図9に示します。

NRZは、データの'1'、'0'がそのまま出力の'1'、'0'に対応するもので、もっとも一般的に使用されているものです。


NRZIは、データが'0'のときに出力が反転し、'1'のときは反転しないというもの、FM1は

●図……8 ボーレートジェネレータへの設定値(参考)

公称伝送速度 (bps)	ボーレートジェネレータ への設定値	実際の伝送速度 (bps)	公称値との比 1.017	
38400	2 (\$0002)	39062.5		
19200	6 (\$0006)	19531.3	1.017	
9600	14 (\$000E)	9765.6	1.017	
4800	31 (\$001F)	4734.8	0.986	
2400	63 (\$003F)	2403.8	1.002	
1200	128 (\$0080)	1201.9	1.002	
600	258 (\$0102)	601.0	1.002	
300	519 (\$0207)	299.9	1.000	
150	1040 (\$0410)	150.0	1.000	
75	2081 (\$0821)	75.0	1.000	

^{*}クロックモード×16のときの値

●図……9 SCC がサポートする符号化モード



*MANCHESTERは、DPLLをFM、レシーバをNRZモードにすると復号できる

データが'0'のときにはビットの境界で、'1'のときにはビットの境界と中央で出力を反転させる 手法、FM 0 は FM 1 とは逆に'0'のときにビットの中央で反転させるようにしたものです。 NRZ 以外の符号化データを受信するときは、入力信号からデータを取り出す (復号) ために次 に述べる DPLL 回路を使用されます。

また、特殊なモードとして、SCCのレシーバを NRZI モード (WR 10のビット 5、6を利用)、DPLLを FM モード (WR 14のビット 5、6、7を利用) にすることでマンチェスター 符号を受信することができます (送信は不可)。

NRZ以外の符号化データを受信する場合には、DPLLによって入力信号からデータに同期したクロックを作成し、データとクロックの分離を行うことができますので、伝送速度がある程度わかっていれば、外部にクロック分離回路など、復号化のための特別な回路を付加する必要はありません。

0.4 DPLL

SCC は内部に DPLL (Digital Phase Locked Loop) 回路を内蔵しており、特別な外部回路を付加せずに、NRZIや FM 変調のかかったデータからクロックとデータを分離することができるようになっています。DPLL の基本クロックは、NRZI 変調データを扱うときには伝送速度 (単位: bps) の 32 倍、FM 変調データの場合には 16 倍の周波数が必要となります。


DPLLは、入力波形の変化をとらえて、自分のサンプリングクロックが正しいタイミングになっているかどうかを常時チェックしており、ずれが生じたときにはサンプリングクロックを調整してデータの伝送速度に同期するようにしています。これによって、送信側と受信側での伝送速度のずれなどがあっても正しくデータが取り出せるようになっています。


0.5 ローカルループバックとオートエコー機能

ローカルループバックは送信したものがそのまま自分でも受信される動作、オートエコーは 受信されたデータを自動的に送信する動作のことです。それぞれの動作の概要を図 10 に示し ます。これらのモードは非同期、SYNC、SDLC のいずれのモードでも使用することができま す。

ローカルループバックでは、レシーバはトランスミッタと直結され、たとえオートモードにプログラムしていても、DCD端子はレシーバの動作制御信号としては動作しません。

●図……10 ローカルループバックとオートエコー





オートエコーでは、RxDから受信されたものがそのまま TxDに出力されます。トランスミッタの出力は切り離されてしまいますので、オートモードであっても、CTS端子はトランスミッタの動作制御信号としては動作しなくなります。

0.6 割り込み

SCCの割り込み発生要因は、各チャンネルごとに4種類ずつ持っており、それぞれの要因ごとに異なる割り込みベクタを生成できます。Human 68 K は、割り込み要因によって、ベクタのビット1から3までが変化するモードで使用しており、発生するベクタ番号は\$50から\$5 E

までとなっています。各チャンネルの割り込みの種類は次の4種類です。

スペシャル Rx コンディション

受信データにパリティエラーがあったり、オーバーランが発生してしまったような場合に発 生します。

受信キャラクタ有効

データが受信され、受信バッファに有効なデータが入ったときに発生します。割り込みで受信を行う場合には、この割り込みで受信バッファからデータを引き取るようにします。

送信バッファ空

送信バッファに空きができたことを示します。割り込みを受けたら、次のデータを送信バッファに書き込むようにします。

E/S (外部/ステータス)変化

RS-232 C の制御線の変化や SCC 内部で発生したステータス (送信アンダーランなど) など、他の3種の割り込みにいずれにも該当しない割り込み要因は、すべてこの割り込みになります。この割り込みが発生したときは RR 0 で具体的な要因を知ることができます。

0·7 SCCのレジスタ

X 68000 における SCC のポートアドレスを図 11 に、レジスタの一覧を図 12 に示します。 SCC は、独立した 2 つのチャンネルを持っているため、ポートアドレスもそれぞれ専用に持っています。このうち、コマンドポート (\$E98001, \$E98005) は SCC 内部のレジスタのアクセスに、データポート (\$E98003, \$E98007) は実際に伝送を行うデータの入出力を行うためのポートです。

SCC 内部には、図 12 に示すように書き込み用のレジスタが 16 本、読み出し用のレジスタが

●図……11 SCC ポートアドレス

アドレス	bit 7	6	5	4	3	2	. 1	bit 0	備考
\$E98001									チャンネルBコマンドポート
\$E98003									チャンネルBデータポート
\$E98005									チャンネルAコマンドポート
\$E98007									チャンネル A データポート

●図……12 SCC のレジスター覧

レジスタ	レジスタの機能								
WR 0	CRCの初期化、SCCの初期化コマンド、アクセスするレジスタの選択								
WR 1	送受信の割り込みの設定								
WR 2	割り込みベクタの設定								
WR 3	受信動作パラメータの設定								
WR 4	送受信動作に関係するパラメータの設定								
WR 5	送信動作パラメータの設定								
WR 6	同期キャラクタ/SDLCのアドレス設定								
WR 7	// /SDLCのフラグ設定								
WR 8	送信バッファ (\$E98007(チャンネルA), \$E98003(チャンネルB)と同一)								
WR 9	CPUへの割り込み発生制御、SCCのリセット								
WR 10	トランスミッタ/レシーバの各種制御								
WR 11	クロックモード制御								
WR 12	 ポーレートジェネレータ (R13: 上位、R12: 下位)								
WR 13	アントンエイレータ (RI3. 上世, RI2. 下世)								
WR 14	DPLL動作モード等の設定								
WR 15	外部/ステータス割り込み発生許可/禁止制御								
RR 0	送受信バッファや制御端子ステータス								
RR 1	スペシャルRxコンディションステータス、端数コード等の読み出し								
RR 2	割り込みベクタ(チャンネルA: WR2への設定値、チャンネルB: 最後に発生した割り込みベクタ番号)								
RR 3	ペンディングされている割り込み要因の読み出し (チャンネルA 側のみ存在する)								
RR 8	受信パッファ (\$E98007 (チャンネルA), \$E98003 (チャンネルB) と同一)								
RR 10	FMモードでのMissing Clock, SDLCでの動作ステータス等								
RR 12	 ボーレートジェネレータへの設定値 (WR12/WR13への設定値)								
RR 13	ホーレートンエイレーラへの設定ille (WK12/WK13への設定ille)								
RR 15	WR15に設定した値が読み出される								

9本ありますが、これらのレジスタをアクセスするのにコマンドポート1つだけですませられるように SCC では少々変わった方法を使用しています。

SCC は、通常レジスタ番号 0 のレジスタ (WR 0 や RR 0) がアクセスできるようになっていて、これ以外のレジスタをアクセスするときには WR 0 にレジスタ番号を書き込み、続いて、そのレジスタにセットたい値を書き込みます。書き込みが終わると、ふたたび WR 0 や RR 0 がアクセスされるようになります。

このような方法をとっていると、プログラムミスなどで書き込み回数などがずれると、WR 0 にレジスタ番号を書き込んでいるつもりが、他のレジスタへ書き込んでしまったりすることになります。このような心配があるときには、SCC のコマンドポートにダミーのリードを行えばよいのです。もし、レジスタ番号を設定した後なら、このリードによってレジスタ番号 0 がアクセスされるようになりますし、すでにレジスタ番号 0 になっているなら、RR 0 の内容が読み出されるだけで SCC の動作にはなんの影響もありません。

レジスタ番号8のレジスタ(WR8とRR8)へのアクセスは、データポートへのアクセスと同じです。直接アクセスが可能であるのに、わざわざレジスタ番号8を指定してから、読み書きするなどという手間のかかることをする必要があるとは思えませんが、SCCにはこのようなアクセス方法もサポートされています(WR8とRR8がデータレジスタであることからすると、書き込み用レジスタは15本、読み出し用は8本というほうが正確かもしれません)。

次に、それぞれのレジスタの内容について、もう少し詳しく見ていくことにしましょう。

0.01 WR0


WR 0 のビット配置を図 13 に示します。それぞれのビットの内容の詳細は、次のようになっています。

1 ピット7,6(CRC Reset Command)

CRC チェッカ/ジェネレータの制御を行うのに使用します。CRC ジェネレータは、SCC のチャンネルリセットコマンドを発行しても初期化されませんので、必ずこのコマンドで初期化する必要があります。

送信アンダーラン/EOM (送信終了) ラッチコマンドは,CRC 送出制御のために使用されます。RR 0 のビット 6 が'0'のときに送信アンダーラン/EOM が発生した(つまり,すべてのデータを送り終わったと見なされる)場合,SCC は CRC データを送信し,RR のビット 6 を'1'にセットします。これをクリアするのが送信アンダーラン/EOM ラッチコマンドです。

●図----13 WR0



2 ビット5, 4, 3 (Command Code)

WR 0 のビット 5, 4, 3 の 3 ビットは SCC へのコマンドコードです。それぞれのコマンド の意味は、次のようになっています。

111 (最上位 IUS リセット)

サービス中の割り込みのうち最上位のものをクリアし、下位の割り込み要求を可能にします。 割り込み処理の最後では必ずこのコマンドを発行するようにしないと、次の割り込みが入って これなくなります。

110 (エラーリセット)

スペシャル Rx コンディション割り込み(要因は RR1の上位 4 ビットで読み出されます) をクリアします。スペシャル Rx コンディション割り込みが発生した場合、SCC は、このコマンドが発行された時点で割り込み要因となったデータをバッファから削除します。つまり、スペシャル Rx コンディション割り込みが発生した時点のデータが必要な場合は、バッファを読み出した後でこのコマンドを発行することになります。

101 (送信割り込みペンディングビットリセット)

送信割り込み(送信バッファ空'の割り込み)が発生したとき、それ以上送信するものがない場合にはこのコマンドを発行して、それ以上送信割り込みが発生しないようにします。このコマンドを発行しないまま、最上位 IUS リセットコマンドを発行すると、発行したとたんにふたたび送信割り込みが発生してしまいます。

100 (次の受信割り込みイネーブル)

WR1のビット3, 4を'01'('最初のキャラクタで割り込み発生')に設定したとき、最初の 受信処理の中でこのコマンドを発行すると、次のデータが受信されたときにも割り込みが発生 するようになります。すでに受信バッファにデータが入っているときも、このコマンドを発行 すると、受信割り込みが発生します。

011 (アボート送出)

SDLC モードで、アボート (8~13個の連続した'1') を送出するために使用します。このコマンドを発行すると、送信バッファは自動的に空となり、RR 0のビット 6 (送信アンダーラン/EOM) が'1'になります。

010 (外部ステータス変化割り込みリセット)

E/S (外部/ステータス変化) 割り込みが発生した場合,割り込み処理の中でこのコマンドを発行しておきます。E/S割り込みの要因は、RR 0 の該当ビットが'1'になっていることで判断できます。このコマンドを発行することで、このステータスが'0'にクリアされます。

001 (上位レジスタ選択)

WR 0 の下位 3 ビットは SCC の内部レジスタの選択に使用されますが、レジスタ番号が 8 以上のものを選択するときにはビット 5 、4 、3 を 3 を 3 を 3 を 3 を 3 で 4 、5 で 5 、6 には 6 で 7 、6 は 6 で 8 に 7 で 8 に

000 (ヌルコード)

SCCの動作には影響ありません。レジスタ番号が 0 ~ 7 を選択するときには、これらのビットは自然に'000'となります。


3 ピット2, 1, 0 (Register Select)

次のリード/ライト動作で、SCC 内部のレジスタの中からどれにアクセスするかを指定します。この値が'000'~'111'でレジスタ番号 $0 \sim 7$ を示します。レジスタ番号が 8 以降のレジスタの場合には、Command Code を'001'にすれば、このビットによって $8 \sim 15$ が選択されます。

0.02 WR1

WR1のビット配置は図14のようになっています。WR1は、送受信割り込みの禁止/許可などの制御、データ転送モードの設定などを行います。

1007 11



01: 最初のキャラクタ(

00: 受信割り込み禁止

0: 送信 // 1: W/REQ端子はDMA要求信号として動作する

0: Wait信号として動作する

1: 受信動作でW/REQ信号を使う

1: W/REQ 機能イネーブル 0: // ディセーブル

11 ビット7, 6, 5(W/REQ.信号制御)

これらのピットは、SCCの持っている W/REQ 信号の動作を制御するものです。W/REQ 信号は SCC がデータ転送の準備ができたことを示す信号で、アクセスされたときにデータ転送準備ができるまで DMA や CPU を待たせるウェイト信号や、DMACへの転送要求信号として用いられるものです。 X 68000 では、この信号線は接続されていません。

ビット 7 は、W/REQ 信号の機能を使用するか否かを選択するビットで、このビットを'1'にすると W/REQ 信号が有効になります。X 68000 では W/REQ 信号は使用されていませんので、このビットは'0'に設定します。

ビット6は、W/REQ端子をウェイト信号として機能させるか、DMA 転送要求信号として動作させるかを選択するもので、'1'にすると DMA 動作、'0'で Wait 信号として動作するようになります。

ビット5は、W/REQ信号を受信動作のときに使用するか、送信動作のときに使用するかを 選択するものです。'1'にすると受信動作、'0'にすると送信動作に対応して動作するようになり ます。

2 ビット4,3(受信割り込みモード)

受信割り込みをどのような条件で発生させるかを指定するものです。

11 (スペシャル Rx コンディション時のみ割り込み)

スペシャル Rx コンディションが発生したときに受信割り込み発生とするモードです。このモードのとき、割り込みが発生した時点で割り込み要因となったデータは、WR 0 にエラーリセットコマンドを発行するまで受信バッファに残ったままとなっています。このモードはDMA 転送を利用するときには便利なモードなのですが、X 68000 では、SCC は DMAC には接続されていないため、あまり利用されることはないでしょう。

10 (すべての受信キャラクタで割り込み)

X 68000 では、通常このモードを使うことになるでしょう。データが1つ受け取られるごとに CPU に対して受信割り込みを発生します。スペシャル Rx コンディション条件が成立すれば、スペシャル Rx コンディション割り込みが発生します。スペシャル Rx コンディションとなった要因は、RR 1の上位 4 ビットに示されています。

01 (最初の受信キャラクタで割り込み)

このモードでは、受信動作を開始して以降、最初に受信されたキャラクタで割り込みを発生します。スペシャル Rx コンディション条件が成立すれば、スペシャル Rx コンディション割り込みが発生します。

00 (受信割り込み禁止)

このモードでは受信割り込みの発生が禁止されます。CPUへの割り込み出力が禁止される だけで、RR 0 のステータスピットは割り込み発生時と同様に動作し、チャンネルBの RR 2 の 割り込みベクタも生成されますので、CPU は RR 0 や RR 2 をチェックしながら受信動作を 行うことができます。

3 ビット2(パリティエラーをスペシャルRxコンディション割り込みとする)

パリティエラーをスペシャル Rx コンディション割り込みとするか否かを選択できます。'1' のとき、パリティエラーはスペシャル Rx コンディション割り込み要因になります。

4 ビット1(送信割り込み制御)

送信割り込みを発生させるか否かを制御します。このビットを'1'にすると送信割り込みが許可,'0'で禁止となります。

5 ビット0(E/S割り込み制御)


E/S (外部/ステータス変化) 割り込みは、RR 0 のビット 2 とビット 0 以外のいずれかの条件が成立したときに発生します。このビットは、この E/S 割り込みの許可/禁止を制御するもので、'1'のとき E/S 割り込み発生が許可、'0'で禁止となります。

0.03 WR2

WR2のビット配置を図 15 に示します。このレジスタは、SCC が発生する割り込みベクタを設定するものです。SCC は、WR9のビット 0 が 1 のとき、割り込み要因に応じて各チャンネルごとに 4 つ、計 8 種の割り込みベクタを生成します。このとき、割り込み要因によって、ビット 4 ~ 6 を変化させるか、ビット 3 ~ 1 を変化させるかを WR9のビット 4 で選択します。

Human 68 K では WR 2 に\$50 を、WR 9 のビット 4 と 0 をそれぞれ'0'、'1'として、割り込み要因によってベクタのビット 3 ~ 1 が変化するモードで使用しています。これにより SCC は、割り込み要因によって、\$50、\$52、\$54、\$56、\$58、\$5A、\$5 C、\$5 E の 8 種類のうち、いずれかを発生することになります。

●図·····15 WR 2




0.04 WR3

WR3のビット配置を図16に示します。このレジスタは、受信キャラクタのビット長など受信動作の制御を行うものです。それぞれのビットの意味は次のようになっています。

1 ビット7,6(受信キャラクタのビット長)

非同期モードでの受信時の1キャラクタあたりのビット長を指定します。SYNCモード (Monosync, Bisync)や SDLCモードでは、つねに8ビット単位で受信されます。受信キャラクタ長を8ビット以下にした場合には、余った上位ビットはすべて'1'になります。



2 ビット5(オートイネーブル)

このビットを'1'にすると、トランスミッタやレシーバの動作が CTS や DCD 信号で制御されるようになります。オートモードでは、CTS 端子が'Low'レベルになると送信動作が許可になり、DCD 端子が'Low'レベルになると受信動作が行われるようになります。つまり、CTS が送信許可信号、DCD が受信許可信号として機能するわけです。

すでに述べたように、オートモードにプログラムしても、ローカルループバックモードでの DCD端子、オートエコーモードでの CTS端子は制御端子としては動作しなくなります。

3 ビット4(エンターハントモード)

このビットを'1'にすると、SCC は受信データと同期をとり直すモードになり、WR 6やWR 7に書き込まれた同期キャラクタやフラグと一致するキャラクタが受信されるのを待ちます。一致すると、RR 0 のビット 4 が'1'になるとともに E/S 割り込みを発生します。非同期モード以外にプログラムしたときやアボートを受信したとき、レシーバがディセーブルされたときには SCC は自動的にハントモードになります。

4 ビット3(受信CRCチェックイネーブル)

このビットは、受信キャラクタを CRC 計算用のデータとして扱うか否かを制御するものです。'1'にすると、受信されたキャラクタが CRC の計算に含まれるようになります。非同期モードでは、このビットの設定は無視されます。

5 ビット2(アドレスサーチモード)

SDLC モードのときだけ有効なモードです。'1'にすると、SCC は SDLC のメッセージ中のアドレスフィールド値と WR 6 に設定した値を比較し、一致しないメッセージを無視します。このとき、WR 3 のビット 1 (SYNC キャラクタ・ロード禁止) を'1'にすると、SCC はアドレスフィールドの上位 4 ビットだけを比較するようになります。

6 ビット1(SYNCキャラクタ・ロード禁止)

SDLCモード以外の同期モードでは、SCCは、このビットを'1'にするとWR6に設定されている値と受信データを比較し、一致したときにはそのデータを破棄します。破棄されたデー

タは CRC 計算には含まれません。

Monosync モードで同期キャラクタ長を6ビットとしても、SCC はあくまでも8ビット単位での比較しか行いませんので、注意が必要です。また、Bisync モードで12ビットの同期キャラクタを指定すると、このビットの設定は無視されます。

SDLC モードでアドレスサーチモードを選択しているときに、このビットを'1'にしていると、アドレスフィールドと WR6の設定値の比較は上位4ビットだけで行われるようになり、上位4ビットが一致している局へのメッセージがすべて受信されます。

7 ビット0(受信動作イネーブル)

'1'にすると受信動作が許可, '0'で禁止になります。チャンネルリセットやハードウェアリセットが起こった場合, SCC はこのビットを自動的に'0'にします。

0.05 WR4

ビット配置は図 17 のようになっています。このレジスタは、トランスミッタやレシーバの各種パラメータの設定を行うものです。

1 ビット7,6(クロック/データ転送速度比)

クロックとデータ転送速度の比率を決めます。たとえば、×16 モードを選ぶと、データ転送速度は与えられたクロックの 1/16 になります。非同期モードでは、×1 以外のモードを使用するようにします。


2 ビット5,4(同期モード)

受信データと同期をとる方法を指定します。ビット 3, 2 が'00', すなわち, 同期モードが選択されていないときにはこれらのビットの設定は無効です。

11 (外部同期モード)

SCCのSYNC端子の入力で同期をとるモードです。X 68000 では SYNC端子は使用されていないので、このモードは使用できません。

●図----17 WR4



10 (SDLC €- F)

SDLC モードでの動作になります。このとき、WR7にフラグデータ ('01111110')、WR6 にレシーバのアドレスを設定し、WR5によって CRC-CCITT を選択しなければなりません。

01 (Bisync E-F)

同期キャラクタは WR 6 と WR 7 を連結して設定します。同期キャラクタを 12 ビットと 16 ビットのいずれにするかは WR 10 のビット 0 で指定します。

00 (Monosync モード)

同期キャラクタは WR7に設定します。SCC は同期キャラクタと同一のキャラクタを見つけて同期をとります。同期キャラクタ長は、WR10のビット0によって、6ビット長と8ビット長のいずれかにするかを選択できます。

3 ビット3,2(ストップビット長)

非同期モードのときのストップビット長を指定します。同期モードを使用するときには、これらのビットは'00'に設定します。

4 ビット1,0(パリティ選択)


非同期モードでのパリティビットの選択を行います。ビット 0 でパリティの有無を、ビット 1 でパリティを偶数パリティとするか、奇数パリティにするかを選択します。

キャラクタ長として8ビット未満を選択した場合、受信バッファにはパリティビットも取り 込まれますので、注意が必要です。

0.06 WR5

WR5は送信パラメータの設定と送信制御を行います。ビット配置は図18のようになっています。

●図-----18 WR5



1 ビット7(DTR制御)

SCCのDTR信号の状態を操作します。このピットを'1'にすると、SCCのDTR出力端子が'Low'レベル (レディ状態) に、'0'にすると'High'レベルになります。

2 ビット6,5(送信キャラクタビット長)

送信キャラクタのビット長を指定します。データは下位ビットから順に送出されていきます。

3 ビット4(ブレーク送出)

このビットを'1'にすると、TxDが'0'になります。この機能は、トランスミッタのイネーブル/ディセーブルに関係なく動作します。

Monosync でループモードが選択された場合、レシーバで同期が確立すると、このビットは '0'になり、トランスミッタは同期キャラクタやデータの送信を開始します。SCC がチャンネル リセットやハードウェアリセットされた場合は自動的に'0'になります。

4 ビット3(送信イネーブル)

このビットを'0'にすると送信動作が行われなくなり、TxD端子は'1'になります。CRCキャラクタの送信中にこのビットが'0'になると、CRCのかわりに同期キャラクタやフラグが送信されます。

このビットは、SCCのチャンネルリセットやハードウェアリセットで'0'になります。

ゼット2(CRC生成多項式選択)

送受信で使用する CRC の演算方法を選択します。'1'のときには CRC-16 多項式, '0'のときには CRC-CCITT 多項式が使用されます。SDLC モードでは CRC-CCITT 多項式を選択します。

CRC ジェネレータとチェッカは、WR 10 のビット 7 によって、全ビットを'1'と'0'のいずれかにプリセットすることができます。

6 ビット1(RTS制御)

SCCの RTS 信号の状態を操作します。このビットを'1'にすると、SCCの RTS 出力端子が'Low'レベル (レディ状態) に、'0'にすると'High'レベルになります。

7 ビット0(送信CRCイネーブル)

送信キャラクタの CRC 計算をするか否かを指定します。'1'にすると送信キャラクタの CRC 演算が行われ、送信アンダーランが発生すると CRC データが送出されます。

0.07 WR6/WR7

ビット配置を図 19 に示します。Monosync, Bisync モードでは WR 6, WR 7 に同期キャラクタを設定します。Bisync モードでは、WR 6 に下位バイト, WR 7 に上位バイトを設定します。

SDLCモードでは、WR6には自局のアドレス、WR7にはフラグキャラクタ('01111110')を設定します。


0.08 WR9

WR 9 は割り込み制御などを行います。ピット配置は 334 ページの図 20 のようになっています。WR 9 は内部的には 1 つしかなく、いずれのチャンネルからアクセスされても同じものがリード/ライトされます。


1 ビット7,6(リセットコマンド)

SCC の各チャンネルをリセットします。ビット 7がチャンネル A, ビット 6 がチャンネル B に対応し、それぞれ'1'がセットされると、該当するチャンネルがリセットされます。'11'を設定したときは、WR 0 のビット 0, 1, WR 9 のビット 2, 3, 4 などが変化しないほかはハードウェアリセットと同様の働きをします。

●図----19 WR 6/WR 7



- ST	WR6の値										
モード	bit 7	6	5	4	3	2	1	bit 0			
Monosync 8 bits	SYNC 7	SYNC 6	SYNC 5	SYNC 4	SYNC 3	SYNC ?	SYNC 1	SYNC			
Monosync 6 bits SYNC		SYNC a	SYNC 5	SYNC 4	SYNC 3	SYNC?	SYNC	SYNC 0			
Bisync 16 bits	SYNC	SYNC 6	SYNC 5	SYNC 4	SYNC 3	SYNC ²	SYNC1	SYNC o			
Bisync 12bits	SYNC 3	SYNC 2	SYNC :	SYNC 0	11'						
SDLC	ADR 7	ADR 6	ADR 5	ADR 4	ADR 3	ADRa	ADR	ADR o			
SDLC (Address 0)	ADR 7	ADR 6	ADR 5	ADR 4	/	/	/	/			




モード	WR7の値										
	bit 7	6	5	4	3	2	1	bit 0			
Monosync 8 bits	SYNC 1	SYNC 6	SYNC 5	SYNC 4	SYNC 3	SYNC 2	SYNC	SYNCo			
Monosync 6bits	SYNC 5	SYNC 4	SYNC 3	SYNC 2	SYNC	SYNC	/	/			
Bisync 16 bits SYNC		SYNC14	SYNC13	SYNC12	SYNC11	SYNC 10	SYNC 9	SYNC 8			
Bisync 12 bits	SYNC	SYNC10	SYNC 9	SYNC 8	SYNC 7	SYNC 5	SYNC 5	SYNC 4			
SDLC	.0,	.1.	212	314	111	212		,0,			

2 ビット4(ベクタ変更モード選択)

SCC は、割り込み要因によって発生するベクタ番号を変化させる機能があります。このとき、割り込み要因によって、ベクタのビット $4 \sim 6$ を変化させるか、ビット $3 \sim 1$ を変化させるかを選択するのがこのビットです。割り込み要因とベクタ番号の関係は RR 2 のところを参照してください。

●図-----20 WR9



11:強制ハードウェアリセット

10: チャンネルリセットA

01: チャンネルリセットB

00: リセットしない

3 ビット3(割り込み発生許可/禁止)

'0'にすると、SCC から CPU への割り込みの発生が禁止され、割り込み要求が発生しなくなります。このビットはハードウェアリセットで'0'になります。

4 ビット2(下位チェーン禁止)

SCC など、Z 8000 のファミリー LSI をデイジーチェーン接続し、1 つの割り込み要求信号 を複数の LSI で共有するような使い方をしたときに有効なものです。X 68000 では SCC を単 独で使用していますので、このビットの操作は意味を持ちません。リセット後、このビットは '0' になります。

5 ビット1(ベクタなし)

このビットを'1'にすると、SCC は割り込みベクタの出力を行わなくなります。SCC を割り込みコントローラと接続し、割り込みベクタを割り込みコントローラに出力させるような場合には、SCC をこのモードにして、割り込みコントローラが出力するベクタと SCC が出力する

ベクタが衝突しないようにします。

G ビットO(ベクタインクルードステータス)

割り込み要因によってベクタを変化させるか否かを選択します。'1'にすると割り込み要因によってベクタ番号が変化するようになり、'0'にすると割り込み要因によらず、つねに WR 2 に書き込んだベクタ番号が出力されるようになります。

0.0 9 WR 10

WR 10 は送受信動作の制御用レジスタです。WR 10 のビット配置を 336 ページの図 21 に示します。

1 ビット7(CRCプリセット)

CRC チェッカ/ジェネレータの初期値を、すべて'1'にするか'0'にするかを指定します。

2 ビット6,5(データの符号化)


SCC が入出力するデータの符号化の方法を選択します。もっとも一般的に使用されているデータの'1', '0'が、そのまま出力の'High', 'Low'に対応するのが NRZ と呼ばれる符号化です。 その他の NRZI や FM モードでは、クロックとデータを分離するために SCC 内部の DPLL を使用することもできます。 DPLL を使用するときには、WR 14 のビット 7、6、5 でも、どの符号化を行うかを指定するようにします。

3 ビット4(ボーリングでアクティブ)

おもに SDLC ループモードで動作するときに使用されるビットです。このビットが'1'になっているときに EOP が受信されると、オンループとなり、トランスミッタがイネーブルになります。フラグが送信された時点でこのビットが'1'になっていると、SCC は次のフラグやデータの送信を行い、'0'であればフラグ送信を完了後、通常の1ビット遅延モード(RxD から入力されたデータを1ビット分の遅延後、TxD から再送信する)になります。

SDLC 以外の同期ループ伝送モードなら、トランスミッタが受信同期キャラクタに応答して

●図-----21 WR 10



アクティブになる前に、このビットを'1'にしなくてはなりません。

4 ビット3(マーク/フラグ・アイドル)

SDLC モードのときだけ有効なモードで、アイドル時の TxD の状態の制御を行うものです。このビットを'0'にすると、SCC はアイドル時にフラグを送信します。'1'にするとアイドル時はフレーム終了フラグを送出した後、TxD は'1'のままになります。

5 ビット2(アンダーランでアボート/フラグ)

このビットも SDLC モードのときだけ有効です。 SCC が送信アンダーランのときの動作を

選択するものです。

'0'にすると、送信アンダーランが発生したときに CRC データを送信し、'1'にするとアボートとフラグを送信します。同時に、RR0 のビット 6 (送信アンダーラン/EOM) が'1'となり、E/S (外部/ステータス) 割り込みが発生します。さらに CRC 送出が終わると、TxD は'1'に固定されるとともに送信バッファ空の割り込みが発生します。

通常、SDLC モードの場合には、データの先頭バイトを書き込んだ後に'1'にし、最終バイトを書き込んだ後に'0'にするようにします。

SDLC ループモードでは、このビットは無効になります。

6 ビット1 (ループモード)

SCC をループモードにします。トランスミッタとレシーバをイネーブルにするのは、このビットを設定した後に行います。

SDLC モードでは、WR 10 のビット 4 が 1 にセットされた後、EOP が受信されると、SCC はオンループになりますが、その後、このビットが 0 に戻されると、次の EOP で SCC はループを離れます。

SDLC以外の同期モードでは、レシーバとトランスミッタを同期させるために使用します。 レシーバは同期キャラクタを受け取ると、そのキャラクタ境界でトランスミッタをイネーブル にします (TxDをブレーク状態にしていても解除されます)。

このビットは非同期モードでは無視されます。


7 ビット0(同期キャラクタ長)

Monosync や Bisync モードのときに、同期キャラクタ長を通常の8ビット (Monosync) や 16 ビット (Bisync) ではなく、6 ビットや 12 ビットとするために使用されます。 このビットへの設定は、SDLC モードや非同期モードでは無視されます。

0.010 WR11

WR 11 は、送受信タイミング用クロックや SYNC 端子の機能の選択などを行います。ビット配置は 338 ページの図 22 のようになっています。

●図-----22 WR11



1: RTxCと SYNC 端子で水晶発振回路を構成する

0: RTxCはクロック入力端子となる(X68000では、この設定にする)

1 ビット7(RTxC水晶あり/なし)

SCCは、RTxC端子とSYNC端子の間に水晶振動子を接続すると、発振回路を構成し、自分で発振動作を行うことができるようになっています。このビットが'1'になっていると、SCCはSYNC端子との間に接続されている水晶振動子を使って発振動作を行うようになり、'0'にすると、RTxCは外部からのクロック入力端子となります。

X 68000では、チャンネルA、チャンネルBとも'0'で使用するようにします。

2 ビット6,5(受信クロック源選択)

受信動作のクロック源の選択を行います。通常の非同期モードでは'10', すなわち, ボーレートジェネレータの出力を使用します。ハードウェアリセット後は, 受信クロックは RTxC から供給されるモードになっています。

3 ビット4,3(送信クロック選択)

送信動作のクロック源の選択を行います。通常の非同期モードでは'10'、すなわち、ボーレートジェネレータの出力を使用します。ハードウェアリセット後、送信クロックは TRxC から供給されるモードになっています。

4 ビット2(TRxC出力/入力)

SCCの TRxC 端子をクロック入力端子として使うか、クロック出力端子として使うのかを 選択します。レシーバやトランスミッタのクロック源として TRxC 端子を選択している場合 には、TRxC 端子はこのビットの設定に関係なく、強制的に入力端子となります。

X 68000 では、チャンネルAの TRxC 端子は入出力のいずれでも使用できるようになっています。入力端子として使うときにはチャンネルBの DTR 端子を'1'('Low'レベル)にすると、RS-232 C コネクタの ST 2 (送信タイミング入力) 端子が TRxC 端子への入力となります。 TRxC 端子を出力として使うときにはチャンネルBの DTR 端子を'0' ('High'レベル) にしておかないと、ST 2 からの入力と SCC の出力が衝突してしまいますので注意してください。

5 ビット1,0(TRxC出力源)


TRxC端子が出力端子として動作しているとき、この端子から出力されるクロック源を選択します。DPLL出力を選択した場合、TRxC端子から出力されるのは受信用の DPLLが生成しているクロックです。

0.01 WR12/WR13

ボーレートジェネレータの出力周波数制御を行うレジスタです。ビット配置は 340 ページの 図 23 のようになっており、WR 12 が下位 8 ビット、WR 13 が上位 8 ビットの 16 ビットレジ スタとして動作します。

これらのレジスタへの書き込みの際は、ボーレートジェネレータの動作をいったん停止させ てから行うようにします。

●図-----23 WR 12, WR 13



ボーレートジェネレータ出力周波数 = $\frac{ボーレートジェネレータへの入力クロック周波数 2×(TC+2)$

0.012 WR14

WR 14 はボーレートジェネレータや DPLL の制御などに使用されます。ビット配置は図 24 のようになっています。

1 ビット7, 6, 5(DPLLコマンド)

DPLLの動作モードの選択などを行います。

111 (NRZIモード選択)

DPLLを NRZI 符号のデコード用として動作させます。リセット後、DPLL はこのモード になります。

110 (FM €- F)

DPLLを FM 符号やマンチェスター符号のデコード用として動作させ、入力された FM 符号信号に同期したクロックを生成します。

101 (DPLL クロック源=RTxC)


DPLLのクロック源として RTxC 端子の入力を使います。

100 (DPLL クロック源=BRG)

DPLLのクロック源としてボーレートジェネレータの出力を使用します。DPLLを NRZI モードで動作させる場合には、ボーレートジェネレータのクロックは伝送速度の 32 倍、FM モードで動かす場合には 16 倍のクロックが入力されるようにボーレートジェネレータをプログラムする必要があります。

011 (DPLL ディセーブル)

DPLLの動作を停止させます。クロック欠如ビット(RR 10のビット7, 6)はクリアされ、



*NRZIモード時、DPLLの入力はデータ転送速度の32倍、FMモード時は16倍とすること

サーチモードになります。

010 (クロック欠如リセット)

クロック欠如ビットをクリアし、次のクロック欠如状態が検出されるようになります (クロック欠如ビットは FM モードでのみ使用されます)。

001 (エンターサーチモード)

このコマンドを受け取ると、DPLL はサーチモードになり、入力データに同期をとるようになります。FM モード時、決められた期間内に入力信号のエッジが検出できないと、「1クロック欠如」となり、RR 10のビット 7 が'1'になります。さらに連続して2回試みても入力信号のエッジが検出できなければ、「2クロック欠如」となり、RR 10のビット 6 が'1'になるとともにDPLL はサーチモードになります。

000 (ヌルコマンド)

DPLLの動作にはなんら影響を与えません。

2 ビット4(ローカルループバック)

'1'にすると、SCC はローカルループバックモードになり、トランスミッタの出力はそのままレシーバにも入力され、RxD 端子は使用されなくなります。

リセット後、このビットは'0'になります。

3 ビット3(オートエコー)

'1'にすると、SCC はオートエコーモードになり、RxD への入力はそのまま TxD からも出力されるようになり、トランスミッタの出力は無視されます。

リセット後、このビットは'0'になります。

4 ビット2(DTR/REQ機能選択)

SCC の DTR/REQ 端子を、ソフトウェアで操作可能である DTR 信号として使用するか、 データ転送要求信号として使用するかを決めます。'1'のとき、この端子は DTR 信号端子となり、WR5のピット7で状態を設定することができます。このピットを'0'にすると、この端子は転送要求信号となり、送信バッファが空になったときや、同期モードで CRC データの送出が行われた時点で、この端子が'Low'になります。

X 68000 では、DTR 信号として RS-232 C コネクタに出力していますので、通常、このビットは'0'で使用します。

5 ビット1(BRGクロック源)

ボーレートジェネレータのクロック信号源として RTxC 端子への入力を使用するか、SCC の基本クロック (PCLK 端子から入力される)を使用するかを選択します。'1'のとき、PCLK 入力が選択されます。

通常,非同期モードでは、外部からクロックは与えられませんので、'1'で使用するのが普通でしょう。X 68000 では PCLK 端子に 5 MHz のクロック信号が入力されています。


6 ビット0(BRG動作イネーブル)

BRG の動作の許可/禁止を制御します。'1'のとき、ボーレートジェネレータの動作がイネーブルになります。

WR 12, WR 13 に設定を行う場合には、このビットを'0'にしてボーレートジェネレータの動作を停止させ、設定が終了してから、'1'に戻すようにします。

0.013 WR15


WR 15のビット配置を図 25に示します。WR 15は、E/S (外部/ステータス)割り込み要因となりえるものそれぞれについて、割り込みを発生するか否かを選択するものです。それぞれいっていると割り込み発生が許可、'0'になっていると禁止となります。



0.014 RR0

RR 0 のビット配置を 344 ページの図 26 に示します。RR 0 は、送受信バッファのスデータスと 6 つの E/S 割り込み要因ごとのステータスが示されています。

●図······26 RR 0



非同期モード時

1: ブレーク状態を検出した

0: // から回復した/通常動作

SDLCモード時

1: アボートシーケンス (7個以上 '1' が連続する) を検出した

0: アポートシーケンスが終了した/通常動作

II ビット7(ブレーク/アボート/EOP)

非同期モードでは、RxD にプレーク状態を検出すると、'1'になります。RxD が復帰すると、このビットが'0'になるとともにヌルデータ (\$00) が読み出されます。このデータは読み捨てる

必要があります。

SDLC モードでは、このビットは、アボートシーケンス ('1'が7個以上連続する)を検出した時点で'1'になり、アボートシーケンスが終了した時点で'0'になります。

このビットが'0'から'1'に変化した時点で E/S割り込みが発生します。

2 ビット6(送信アンダーラン/EOM)

リセットやトランスミッタディセーブル、アボート送出コマンドなどによって'1'になり、E/ S割り込みが発生します。

このビットは、WR 0 に「送信アンダーラン/EOM ラッチリセットコマンド」を書き込むことで'0'に復帰します。

3 ビット5(CTSラインステータス)

CTS (Clear To Send) 端子の状態を示します。WR 15のビット5で CTS の変化による 割り込みがイネーブルになっている場合には、いずれかの E/S割り込み要因が発生したときの CTS の状態を保持し、CTS の状態に変化があれば、E/S割り込みが発生します。CTS による 割り込みが禁止になっていれば、このビットは CTS 端子の状態がそのまま読み出されます。

4 ビット4(シンク/ハント)

非同期モードでは、SYNC端子の状態が示されます。X 68000 では、SYNC端子は'High' レベルに固定されており、なんら有効なステータスにはなっていません。

SDLC モードでは、エンターハントコマンドが書き込まれたり、レシーバが動作不可になった場合に'1'となり、第1フレームの開始フラグが検出されると'0'になります。このとき、WR 15のビット 4 が'1'になっていれば、E/S割り込みが発生します。

5 ビット3(DCDラインステータス)

DCD 端子の状態を示します。WR 15のビット 3 で DCD の変化による割り込みがイネーブルになっていれば、いずれかの E/S割り込み要因が発生した時点の DCD の状態を保持し、DCD の状態に変化があれば、E/S割り込みが発生します。DCD による割り込みが禁止されていれば、このビットは DCD 端子の状態がそのまま読み出されます。

6 ビット2(送信バッファ空)

送信バッファが空になると、'1'になります。このビットは、同期モードや SDLC モードでは CRC 送信中も'0'のままになっています。このビットはリセットによって'1'になります。

7 ビット1(ゼロカウント)

WR 15のビット 1 が 1 のとき、ボーレートジェネレータのカウント値が 0 になると、このビットが 1 になるとともに E/S 割り込みを発生します。非同期モードなどでクロック源としてボーレートジェネレータを使用している場合には、この割り込みを使用しないのが普通でしょう。

8 ビット0(受信キャラクタ有効)

受信バッファに少なくとも1つのキャラクタが入っていると'1'になり、受信バッファが空になると'0'になります。リセットによって受信バッファは空になります。

0.015 RR1

RR 1 のビット配置を図 27 に示します。このレジスタの上位 4 ビットは、スペシャル Rx コンディションのステータスピット、下位 4 ビットには SDLC モード時の端数ビットなどが格納されます。


■ ビット7(エンドオブフレーム)

SDLC モード時のみ使用されます。正常な終了フラグを受け取ったときや、CRC エラービット、端数コードが確定したときに'1'になり、エラーリセットコマンドや後続の第1フレームが受信されたときに'0'に復帰します。

2 ビット6(CRC/フレーミングエラー)

非同期モードでフレーミングエラー(ストップビットがあるはずのところが'0'になっている) が発生した場合に、同期モードでは、このビットは CRC チェックの結果を示し、CRC エラー

●図-----27 RR 1



SDLCモード時

1: 正常な終了フラグを受け取った/CRCエラービットと端数ビットが確定した

0: 通常動作

が発生すると、'1'になります。

このビットは、エラーリセットコマンドや正常なキャラクタの受信によって'0'に復帰します。

3 ビット5(オーバーランエラー)

受信オーバーラン、すなわち、受信バッファがいっぱいになっているときに新しいキャラクタが受信された場合、オーバーランを起こしたキャラクタが引き取られた時点で'1'になります。この割り込みが発生したときは、エラーリセットコマンドを発行しないと、以後受信キャラクタが入ってくるたびにスペシャル Rx コンディション割り込みが発生してしまいます。

4 ビット4(パリティエラー)

パリティがイネーブルになっている場合、パリティチェックでエラーが検出されると、'1'になります。一度エラーが検出されると、エラーリセットコマンドでリセットするまで'1'のままになります。

WR1のピット2によって、パリティエラーでスペシャルRxコンディション割り込みを発生させるようになっていると、パリティエラーを発生したキャラクタで割り込みを発生します。この割り込みが発生したときもエラーリセットコマンドを発行しないと、以後、受信キャラクタが入ってくるたびにスペシャルRxコンディション割り込みが発生してしまいます。

5 ビット3, 2, 1(端数コード)

SDLC モードでは、データは任意のビット数のデータが伝送でき、SCC はこれを 8 ビットずつ受信バッファに取り込んでいきます。このため、最後のデータの有効ビットは 1 ~ 8 ビットのいずれかになります。この有効ビット数を示すのが端数ビットです。


6 ビット0(全キャラクタ送出)


非同期モードでは、このキャラクタがすべて送出されたときに'1'になります。送信バッファ エンプティと似ていますが、送信バッファが空になった時点というのは、前回書き込んだキャ ラクタの送出が始まり、バッファに空きができたことを示すものであり、このビットは送出ま ですべて終了したことを示すものですので、間違えないようにしてください。

0.016 RR2

チャンネルA側ではWR2に書き込んだベクタ番号そのものが、チャンネルB側には割り込み要因によって値が変化させられたベクタ番号がセットされます。割り込み要因によってビット4~6が変化するようにするモードと、ビット1~3が変化するようにするモードがあることはすでに述べたとおりですが、図28では、Human 68 Kで使用されているビット1~3が変化するモードでのベクタと割り込み要因の対応を示しています。

●図-----28 RR 2





0.017 RR3

レジスタのビット配置を 350 ページの図 29 に示します。このレジスタはペンディング(保留)中になっている割り込み要因を示します。このレジスタは、チャンネルAのみが持っており、チャンネルBを読み出すと、\$00 が読み出されます。

0.018 RR10

ビット配置を 350 ページの図 30 に示します。このレジスタには他のレジスタに入れられなかったステータスが集められています。

●図·····29 RR 3(チャンネルAのみ有効)



*いずれのビットも割り込みがペンディング(保留)中だと 11 になる

●図----30 RR 10



1: FMモード時、RxDで'1'があるはずの期間の中にクロックエッジが見つからなかった0: その他の状態

1 ビット7,6(クロック欠如)

FM モードで、DPLL が入力波形にエッジがあるはずの期間にエッジを検出できないと、ビ

ット7が'1'になり、連続2回の試みでもエッジが見つからないと、ビット6が'1'になります。

2 ビット4(ループ送信中)

SDLCループモードで、トランスミッタがループの制御下にあり、SCCが送信動作をしている期間だけ'1'になります。


3 ビット1(オンループ)

SDLC ループモードでは、SCC が実際にオンループにある期間、'1'になります。Monosync でループモードに設定した場合には、トランスミッタがアクティブである間、'1'になります。

0.019 RR12/RR13

ビット配置を図 31 に示します。これらのレジスタは、ボーレートジェネレータ (WR 12/WR 13) に設定した値がそのまま読み出されます。

●図-----31 RR 12, RR 13




※ WR12、WR13 に書き込んだポーレートジェネレータへの設定値が読み出される

0.020 RR15

ビット配置を 352 ページの図 32 に示します。このレジスタは、WR 15 に書き込んだ値がそのまま読み出されます。

●図----32 RR 15



キーボード/マウス

ユーザとの直接の接点となるのがキーボードとマウスです。 X68000 では、キーボードにたんなる文字入力のほか、ディス プレイやマウス制御機能も持たせ、ユーザインタフェースを トータルにサポートしています。

キーボード/マウスの概要


キーボードとマウスインタフェースのブロック図を 354 ページの図 1 に示します。 X 68000 では、キーボードとのデータ入出力を MFPの USART(シリアルポート)、マウスからのデータ入力を SCC のBポートで行います。

キーボードとのデータ伝送は伝送速度 2400 bps, データ長 8 ビット, ストップビット 1 ビット, パリティなしで、マウスとのデータ伝送は伝送速度 4800 bps, データ長 8 ビット, ストップビット 2 ビット, パリティなしとなっています。

X 68000 では、キーボードや本体から専用ディスプレイの電源 ON/OFF や TV のチャンネルの切り替えなどの制御が行えるようになっていますが、この制御はキーボード内の CPU (ワンチップマイコン:80C51)やシステムポート#2で行うようにしています。キーボードの電源は本体の電源が OFF になっていても供給され続ける VCC 2 からとっていますので、本体の電源が OFF であってもキーボード内の CPU は動作しており、キーボードによる TV 制御が行えるようになっています。

また、X 68000 では本体とキーボードの両方にマウスコネクタがついていますが、この両方

●図……1 キーボード/マウス系統ブロック図



のデータ線は電気的につながっています。ただし、マウスにデータ出力を要求する MSCTRL 信号は、本体側は SCC の RTSB 端子、キーボード側はキーボード上の CPU によって制御されるようになっています。キーボード側の MSCTRL 信号の制御は、CPU へのコマンドによって行えるようになっています。

9 キーボード/マウス関連ポート

キーボードとマウスの制御に関連する I/O ポートを図2にまとめてみました。これらのうち、MFP と SCC については、それぞれのデバイスの説明のページを参照してください。


●図……2 キーボード/マウス関連ポート

デバイス	アドレス	READ	bit 7	6	5	4	3	, 2	1	bit 0	レジスタ
\$E MFP \$E \$E	\$E88027	R/W	SYNC						同期キャラクタレジスタ		
	\$E88029	R/W	CLK	WL1	WL0	ST1	STO	PE	E/O	/	USARTコントロールレジスタ
	\$E8802B	R/W	BF	OE	PE	FE	F/S or B	M/ CIP	SS	RE	受信ステータスレジスタ
	\$E8802D	R/W	BE	UE	AT	END	В	H	L	TE	送信ステータスレジスタ
	\$E8802F	R/W									USARTデータレジスタ
1/0 コントローラ	\$E8E003	R/W					TV	/	3D L	3D R	システムポート#2
	\$E8E007	R/W						NMI RESET	HRL	/	システムポート#4
scc	\$E98001	R/W									SCCコマンドポート
	\$E98003	R/W									SCCデータポート

0・1 システムポート#2

システムポート#2 (アドレス: \$E8E003) のビット配置を 356ページの図 3 に示します。ビット 0, 1 はオプションの 3 D スコープを制御するためのもので、ビット 3 がディスプレイに関係するビットです。ビット 3 は、書き込み時はディスプレイ制御信号、読み出し時はディス

●図……3 システムポート#2(\$E8E 003)



プレイの電源の ON/OFF ステータスとなります。


ビット3の出力はキーボードからのディスプレイ制御信号とダイオード OR されています。 通常、キーボードからのディスプレイ制御信号は '0' になっているため、このビットを '1' にす るとディスプレイ制御信号は '1' に、'0' にすれば '0' になります。これによって、キーボード がない状態でもソフトウェアでディスプレイ制御を行うことができます。

このビットに '1' を書いたままにしておくと、ディスプレイ制御信号は '1' に固定されたままとなるため、キーボードからの制御が行えなくなります。さらにディスプレイ内部では、この信号とワイヤレス (赤外線) リモコンからの信号が OR されるようになっているらしく、リモコンによる制御も行えなくなります。通常、このビットは '0' にするようにしてください。

0.2 システムポート#4

システムポート#4 (アドレス:\$E8E007) のビット配置を図4に示します。ビット3でキーボードに対してキーデータの送出が可能か否かを示します。通常、キーボードからデータが送られてくると、MFPはRR (Receiver Ready) 信号を'1' (Low レベル) にし、CPUがデータを読み取ると'0' (High レベル) に復帰させます。キーボードはこの信号をチェックし、'0' になっているときだけキーデータを送るようにすることで、CPUがデータを引き取らないうちに次のデータを送ってしまうようなことを避けているわけです。

●図····· 4 システムポート#4(\$E8E007)




システムポート#4のピット3に'0'を書き込むと、この信号が強制的に'1' (Low レベル) にされ、キーボードはデータ送出が行えなくなります。キーボードはキーデータの送出を行った後で次のキースキャン (キーが押されたのか、離されたのかをチェックする動作)を行いますので、この状態ではキーボードからのディスプレイ制御も行えなくなります。

このビットは読み出し時にはキーボードの挿抜ステータスとして機能します。キーボードが 挿し込まれていると '1' に、抜かれていると '0' になります。


3 キーボードからの入力データ

キーボードから本体に送られてくるキーデータのフォーマットを 358 ページの図 5 に示します。キーデータはキーが押されたときと離されたときのいずれの場合も通知されます。下位 7 ビットで変化があったキーのキーコードが示され、ビット 7 で、そのキーが押されたのか離 されたのかを示します。X 68000 の各キーの配置とキーコードの対応は 358 ページの図 6 のようになっています。

●図……5



キー配列とキーコード



キーボードへの出力データ

OPT 1

OPT 2

X 68000 本体からキーボードへ与えるコマンドの一覧を図7に示します。X 68000 では、キ ーボード中の CPU がディスプレイ制御信号を発生したり、マウスコントロール信号 (MS CTRL) の制御を行うようにしているため、それらの機能をサポートするためのコマンドが多

		ラ	-	- 9				機能
bit 7	6	5	4	3	2	1 ,	bit 0	TEX NC
'0'	.0.			TV CT	RL Co	de		専用ディスプレイ(ディスプレイTV)制御
'0'	112	.0.	.0.	.0.	/		MS CTRL	キーボードのマウスコネクタのMSCTRL信号制御
'0'	'1'	,0,	'0'	17.			KEY EN	キーデータ送出許可/禁止
.0,	,1,	,0,	'1'	'0'	.0,		X68K /X1	キー操作によるディスプレイ制御モード選択
'0'	.1.	,0,	'1'	,0,	'1'	BRIG	GHT	キーボード上のLEDの明るさ選択
'0'	111	.0,	4.	.1.	'0'	/	CTRL	本体からのディスプレイ制御有効/無効
,0,	21.	'0'	77	:1:	'1'	/	OPT2 EN	OPT2キーによるディスプレイ制御許可/禁止
'0'	11'	27:	.0.	R	EP. DE	ELAY		キーが押されてからリピートが始まるまでの時間設定
.0.	de	21'	.1.	F	REP. T	IME		リピート間隔設定
410	全角	ひらがな	INS	CAPS	コード入力	0-7字	かな	キーボード上のLEDの点灯/消灯制御

●図……7 キーボードへの制御コマンド

くなっています。

0・1 ディスプレイコントロール

X 68000 では、キーボードの操作によるディスプレイ制御だけでなく、本体からキーボード の CPU に対してディスプレイ制御信号の発生を要求することができるようにしています。このためのコマンドの一覧を 360 ページの図 8 に示します。

このコマンドでは、電源の ON/OFF や、ノーマルコントラストでのスーパーインポーズなど、キーボードからの操作ではできないものも含まれています。とくにノーマルコントラストでのスーパーインポーズは、通常のスーパーインポーズ時よりも TV 画面が明るくなりますので、スーパーインポーズのときは、このモードを利用したほうがよいでしょう。

0.2 マウスコントロール信号制御


コマンドのフォーマットを 360 ページの図 9 に示します。ビット 0 でキーボードについているマウスコネクタの MSCTRL 信号の状態を選択します。マウスは、MSCTRL が High から

●図……8 ディスプレイコントロールコマンド一覧

コントロール コード	SHIFTキーと同 時に押すキー	名 称	機能
\$00	-	-	(無 効)
\$01	1	Vol. up	音量(ボリューム) up
\$02	1	Vol. down	// down
\$03	100	Vol. normal	ル ノーマル
\$04	CLR	Call	チャンネルコール
\$05	(該当キーなし)	CS down	テレビ画面(初期化,リセット)
\$06	0	Mute	音声ミュート
\$07	_	CH16	(無 効)
\$08		BR up	テレビ/コンピュータ画面切り替え(トグル)
\$09	=	BR down	テレビ/外部入力切り替え(トグル)
SOA	(該当キーなし)	BR 1/2	コントラストノーマル
\$0B	-	CH up	チャンネル up
\$OC	←	CH down	チャンネルdown
\$0D	-		(無効)
\$0E	(該当キーなし)	Power ON/OFF	電源ON/OFF (トグル)
\$0F	+	CS 1/2	スーパーインポーズON/OFF(トグル), コントラストダウン
\$10	テンキーの1	CH 1	チャンネル 1
\$11	// 2	CH 2	2
\$12	// 3	CH 3	3
\$13	// 4	CH 4	4
\$14	// 5	CH 5	5
\$15	// 6	CH 6	6
\$16	// 7	CH 7	7
\$17	// 8	CH 8	8
\$18	// 9	CH 9	9
\$19	11 /	CH 10	10
SIA	// *	CH 11	11
S1B	// -	CH 12	12
SIC	// =	CH 13	テレビ画面
SID	// .	CH 14	コンピュータ画面
SIE	// +	CH 15	スーパーインポーズON/OFF(トグル), コントラストダウン
\$1F	(該当キーなし)		// ・コントラストノーマル

^{*\$1}C~\$1Fは、X1コンパチモード時の対応キーを表記

●図……9 マウスコントロール信号制御



Low になったのをとらえてデータの送出を開始します。


0.3 キーデータ送出許可/禁止

CPUがキーデータを引き取らなかったり、システムポートでキーボードにキーデータの送出を禁止したりすると、キーボードはキーデータの送出が行えるようになるまでキースキャンを停止してしまうため、キーボードによるディスプレイ制御も行えなくなります。

このような状態を避けるため、キーボードに対してキーデータを送出せずにキースキャン動作を行わせるようにするのが、このコマンドです。このコマンドでキーデータの送出を禁止すると、キーボードの CPU はキーデータを本体に送出するのをやめますが、ディスプレイ制御信号の発生は行いますので、キーボードによるディスプレイ制御は通常どおり行うことができます。

コマンドフォーマットは図 10 のようになっています。最下位ビットを '0'にするとキーデータ送出が禁止され、'1' にすると通常の動作モードになります。


●図 10 キーデータ送出許可/禁止



0.4 ディスプレイコントロールキーモード

キー操作によるディスプレイ制御を、X1とコンパチブルなモードにするか否かを選択します。コマンドのフォーマットは図11のようになっています。

●図……11 ディスプレイコントロールキーモード



通常のモード (X 68000 モードと呼ぶことにします)と X 1 コンパチモードの違いを図 12 に示します。 <math>X 68000 モードでは、スーパーインポーズや入力の切り替えが、データを送るたびにトグル (交互に切り替わる) しますが、<math>X 1 コンパチモードでは、キー入力によってスーパーインポーズ、TV、コンピュータの選択になります。


●図……12 TV コントロール操作

SHIFTキーと 同時に押すキー	X68000€-F	X1 コンパチモード
+	スーパーインポーズ ON/OFF (トグル)	スーパーインボーズ
	TV/外部入力切り替え(トグル)	TV
	TV/コンピュータ切り替え (トグル)	コンピュータ

0·5 LED明るさ選択

キーボード上の LED の明るさの選択を行います。コマンドフォーマットは図13のようになっています。下位2ビットで LED の明るさを4段階に調整できます。


●図 ····· 13 LED 明るさ選択



0·6 本体からのディスプレイ制御の 有効/無効選択

本体からキーボードに要求するディスプレイ制御コマンドを受け付けるか否かを選択します。コマンドフォーマットは図 14 のようになっており、最下位ビット (ビット 0) を '0'にすると、制御コマンドが無効になります。


●図……14 本体からのディスプレイ制御有効/無効



0·7 OPT.2キーによるディスプレイ制御 許可/禁止

コマンドのフォーマットは図 15 のようになっています。キー操作でのディスプレイ制御は 通常 SHIFT キーを用いますが、OPT.2 を SHIFT キーの代用として使うこともできるよう になっています。このコマンドは、この OPT.2 キーによるディスプレイ制御を許可するか、禁止するかを選択するものです。

●図…… 15 OPT.2 キーによるディスプレイ制御




○・8 キーリピート開始時間設定

コマンドのフォーマットは図 16 のようになっています。キーを押し続けたとき、キーリピートが開始されるまでの時間を設定します。

下位 4 ビットによって、リピート開始までの時間を 200 ms から 1700 ms まで 100 ms 単位 で設定することができます。キーボードがリセットされたときは、この時間は 500 ms に初期設定されます。

●図……16 キーリピート開始時間設定




200 + (REP, DELAY)×100 (ms)で算出される (リセット時は500ms)

0.9 キーリピート間隔設定

コマンドのフォーマットは図 17のようになっています。キーリピートの間隔を 30 ms \sim 1155 ms の間で設定することができます。キーボードがリセットされたときは、この間隔は 110 ms に設定されます。

●図……17 キーリピート間隔コマンド



30+(REP. TIME)²×5 (ms)で算出される (リセット時は110 ms)

9·10 キーボード LED制御

キーボード上にある LED 付きのキーの LED 点灯/消灯を制御します。コマンドフォーマットは図 18 のようになっています。下位 7 ビットがそれぞれのキーに対応しており, ビットが'1' のとき消灯, '0' のとき点灯します。

●図…… 18 キーボード LED 制御



ラディスプレイ制御信号


キーボードからのディスプレイ制御信号がきていないときや、キーボードコネクタが抜けているときには、システムポート#2のビット3を制御してディスプレイ制御信号をつくり出せば、本体だけでもディスプレイ制御を行うことができます。


ディスプレイ制御信号のフォーマットは366ページの図19のようになっています。1回の データ送出は48 msの間隔をおいて表信号と裏信号を送ることで行われます。表信号と裏信号 のデータの内容を図20に示します。裏信号は基本的には表信号の反転データであり、ディスプ レイ側ではこの両方が正しく受け取れたのを確認してからコマンドを実行することでノイズ等 による誤動作を防いでいるわけです。

ディスプレイ制御信号の各ピットの情報は、単純にデータの 1/0 を信号の 1/0 に対応させているのではなく、図に示したように、 $250~\mu s$ 幅のパルスの後、次のパルスまで何 ms の間隔をあけるかということで表すようにしています。

これらの方法はワイヤレスリモコンで行われている方法です。ディスプレイ内部では、ワイ

●図……19 ディスプレイコントロール信号





●図……20 ディスプレイへの送出データ

信号	ディ	スプ	レイに	送出す	るデ	-9(2	生側の	ビット	から川	頁に送	出され	3)
ia 5	C 1	C 2	C 3	C 4	C 5	C 6	C 7	C 8	C 9	C10	C11	K
表信号	.0.	'0'	'0'	71	スプレイ	コントロ	-143-	- 4	.0.	,0,	.0.	.0.
裏信号	.0.	.0.	.0.	ディス	プレイコ	ントロー	ルコート	の反転	210	210	211	11.

ヤレスリモコンから受け取った信号と本体から送られてくる信号が単純に OR されてリモコンデータとなっているようです。

キーボードの特殊機能

本来の用途とはあまり関係ありませんが、キーボードが持っているおまけ的な機能を紹介しておきましょう。

0·1 LEDの明るさ指定

キーボードをリセットするとき (キーボードを抜き挿しするとき) に LED の明るさ選択が行

えます。

何も押さないで立ち上げたとき : 明るい

·XF3を押しながら立ち上げたとき:やや明るい

· XF 4を押しながら立ち上げたとき:やや暗い

・XF5を押しながら立ち上げたとき:暗い

0.2 LEDチェック

F1, F2, F3の3つのキーを同時に押しながらキーボードをリセットすると、LEDが点滅を繰り返します。この状態では、キーボードからの入力などはまったく行えませんので、使用するときはキーを押さない状態で再度キーボードリセットを行ってください。


7 マウス制御

マウスは、マウス制御信号 (信号名: MSCTRL) が High から Low に変化すると、ステータス、X 方向データ、Y 方向データの 3 パイトデータを送ってきます。マウス制御タイミングの規定などを 368 ページの図 21 に示します。


マウスデータ信号 (信号名: MSDATA) は本体のマウスコネクタとキーボードからのものが単純に接続されているだけですが、MSCTRL 信号は本体側が SCC、キーボード側はキーボード内の CPU で制御されるようになっているため、マウスがどちらに接続されていてもよいようにするためには、SCC とキーボードの両方で MSCTRL 信号を操作する必要があります。マウスから送られてくる X 方向、Y 方向のデータは符号付き 2 進数で、\$80 が-128、\$7F が+127 を示します。このデータは前回データを送りはじめた時点からの相対的な移動量を示します。

マウスデータの先頭バイトであるステータスデータのフォーマットは 368 ページの図 22 のようになっています。上位 4 ビットはそれぞれ Y 方向, X 方向でアンダフロー(移動量が-129 以下になってしまい, 移動量データでは表現しきれなくなった)やオーバフロー(移動量が+128以上になったため,移動量データでは表現しきれなくなった)を検出すると,該当するビッ

●図……21 マウスのデータ転送タイミング



●図 マウスのステータスデータ



トが '1' になります。

ビット1とビット0は、マウスの左右のスイッチの状態を示します。'1'のときスイッチが押されていることを、'0'のとき離れていることを示します。

プリンタ


14 ピンという、小さなコネクタにまとめられたプリンタイン タフェースは X1 とコンパチブルなものとなっています。こ こでは、プリンタインタフェースの構成と、インタフェース 信号について説明します。

プリンタインタフェースの概要

X 68000 では、プリンタとしてセントロニクスインタフェース準拠のものが接続できるようになっています。X 68000 のプリンタインタフェースのブロック図を 372 ページの図 1 に示します。PA 0~PA 7 は 8 ビットのデータライン、STROBE はプリンタに対してデータの引き取りを要求するもの、BUSY はプリンタが次のデータを受け付ける準備ができているかどうかを示す信号です。X 68000 では BUSY 信号を I/O コントローラに入力し、ビジー状態からレディ状態への変化時(次のデータ転送が行えるようになったとき)に割り込みを発生することもできるようになっています。

セントロニクスインタフェースを採用しているプリンタは、ほとんどがプリンタ上の SELECT スイッチや紙切れ状態、データ引き取り完了パルスなどを個別の信号線で出力して いるのですが、X 68000 ではこれらの信号は使用していません。X 68000 側では BUSY 信号 によってビジー(データ引き取り不可)か、レディ(データ引き取り可)かをチェックし、一 定時間たってもビジーのままであれば、タイムアウトエラーとして処理することになります。

●図……1 プリンタインタフェースブロック図




0・1 プリンタ制御タイミング

プリンタ制御のタイミング例を図2に示します。STROBE 信号は '1', プリンタからの BU SY 信号は '1' になっているものとします。なお、ここでの '1' や '0' はポートに書き込んだり、ポートから読み出されるデータを指します。

まず、BUSY 信号が '1' になっている (プリンタがレディ状態である) ことを確認して、PA 0~PA 7 にプリンタに送りたいデータをセットします。次に STROBE 信号を '0' にすると、プリンタがデータを引き取るため、BUSY が '0' になりますので、これを見て STROBE を '1' に復帰させます。プリンタ側でデータが引き取られ、次のデータ引き取りの準備ができると、BUSY が '1' に復帰します (必要ならば、この時点で割り込みを発生させることもできます)。 X 68000 側は BUSY が '0' に復帰したのを見て、次のデータの送出を行うわけです。

BUSY 信号が '1' になっている期間はプリンタ側の都合で決まるものであり、どの程度になるかはわかりません。また、実際には BUSY 信号をチェックせずに STROBE を '0', '1' と連続して変化させて、BUSY が '1' になるのを待つという方法がよくとられているようです。

●図……2 プリンタ制御タイミング例



*:1/0コントローラのポート(\$E9C001)で読み出される状態

プリンタ関連ポート

プリンタインタフェースに関連するポートの一覧を図3に示します。プリンタに送るデータは\$E8C001 にセットし、STROBE 信号を\$E8C003 で制御します。

プリンタからの BUSY 信号がビジー状態からレディ状態へ変化したときに割り込みを発生させることができるほか、\$E9C001 の上位ビットでステータスとして読み出すこともできるようになっています。

●図……3 プリンタ関連ポート

アドレス	READ/ WRITE	bit 7	6	5	4	, 3	, 2	. 1	bitO	備	考
\$E8C001	W									ブリンタ	データ
\$E8C003	W								STRO	ブリンタ	ストローフ
¢500001	R	FDC	FDD	PRT	HDD	HDDI EN	FDCI EN	FDDI EN	PRTI EN	割り込み	ステータス
\$E9C001	w					HDDI EN	FDCI EN	FDDI EN	PRTI. EN	割り込み	マスク
\$E9C003	w			Ve	ct			DEV	ICE	割り込み	ベクタ


0・1 プリンタデータポート

プリンタに送出するデータをセットします。STROBEを操作する前に、このポートにデータをセットしておくようにしてください。

0.2 プリンタストローブポート

プリンタストローブボートのビット配置を図4に示します。最下位ビットが STROBE 信号 の制御ビットとなっており、'1' にすると STROBE 信号が High レベルに、'0' にすると Low レベルになります。

●図····· 4 プリンタストローブレジスタ(\$E8C003)




0.3 割り込み信号ステータス

割り込み信号ステータスポートのビット配置を図5に示します。上位4ビットは各割り込み 要因が発生しているか否かを示すビット、下位4ビットは割り込みマスクレジスタに書き込ま れた値がそのまま読み出されます。

このうち、ビット5がプリンタの割り込み要求状態、すなわち、BUSY信号の状態を示し、 ビット0がプリンタからの割り込みがマスクされているか否かを示しています。

プリンタの割り込みは、BUSY 信号が '0' から '1' に変化したときに発生します。割り込みマスクレジスタによってプリンタ割り込みの発生が禁止されていても、ピット 5 には BUSY 信号の状態が反映されますので、これを使って割り込みを使用せずにプリンタの制御を行うこともできます。



0.4 割り込みマスク


I/O コントローラが管理している各割り込み要因ごとに、CPUへの割り込み要求を行うか 否かを決めるレジスタです。このレジスタのビット配置を 376 ページの図 6 に示します。

プリンタの割り込み制御はビット 0 で行います。このビットが '1' になっているとプリンタ 割り込みの発生が許可に、'0' になっていれば禁止になります。

0.5 割り込みベクタレジスタ

I/O コントローラの割り込みベクタ設定レジスタのビット配置は 376ページの図 7 のようになっています。このレジスタは、割り込み発生時に CPU に与えるベクタ番号を設定します。上位 6 ビットは任意に設定可能で、下位 2 ビットは割り込み要因によって自動的に変化するため、CPU からの設定は無効になります。プリンタからの割り込みが発生したときは、下位 2 ビ

●図····· 6 割り込みマスク(\$E9C001)



●図····· 7 割り込みベクタ(\$E9C003)



ットが '11' になったベクタ番号が CPU に渡されます。

シジョイスティック

標準で用意されたジョイスティックインタフェースは、いずれもアタリ社の規格に準じたものとなっています。X 68000では、サイバースティックの接続など、汎用のデジタル I/Oとしても利用される傾向にあります。

● ¶ ジョイスティックインタフェースの 概要


X 68000 のジョイスティックインタフェースのブロック図を 378 ページの図 1 に示します。 ジョイスティックインタフェースは 8 ビットのパラレルポート (ポートA、ポートB、ポート Cと名前がつけられています)を 3 つ持っている LSI、 μ PD8255 を使用しています。このうちポート Cの下位 4 ビット (PC 0~PC 3) は、ADPCM のパンポット制御やサンプリングクロックの選択に使用し、残りをジョイスティックに割り振っています。

X 68000 にはジョイスティックコネクタが2つ設けられていますが、このうちジョイスティック#1は μ PD 8255のポートAと PC 4、PC 6、PC 7で、ジョイスティック#2はポートBと PC 5 で制御されるようになっています。

ポートA/ポートBは、ジョイスティックのレバーの向いている方向やトリガボタンの状態を 読み出すものです。PC 4、PC 5 はジョイスティックの操作有効/無効制御に使用され、このビットが '1' ('High'レベル) になっていると、ジョイスティックはスティックやボタンの状態を 通知しなくなります。

ジョイスティック#1は、PC6、PC7によってオプション機能付きのジョイスティックにも

●図……1 ジョイスティックインタフェースブロック図



対応しているのですが、一般的な4方向+2トリガタイプのジョイスティックでは、この機能 を必要としませんので、どちらのジョイスティックコネクタでも使用できます。

-2

ジョイスティック関連ポート

ジョイスティックに関係するポートの一覧を図2に示します。ジョイスティックは μPD 8255 ひとつだけで制御されており、割り込みの発生機能などもありませんので、すべて μPD 8255 のポートになっています。

●図……2 ジョイスティック関連ポート

ボート	アドレス	bit 7	6	5	4	3	2	1	bit 0	備考
8255ポート A	\$E9A001	/	TRG B	TRG A	/	RIGHT	LEFT	BACK	FOR- WARD	ジョイスティック#1
8255ポート B	\$E9A003	/	TRG B	TRG A	/	*		-		ジョイスティック#2
8255ポート C	\$E9A005	10C7	1006	10C5	10C4	Sam	pling	PCM	PAN	ジョイスティックコントロール
8255コントロールワード	\$E9A007					1				8255動作モード/ビット操作

0・1 ジョイスティック#1/#2

ポートA、ポートBはジョイスティックの状態を読み出すポートです。ビット配置は380ページの図3のようになっています。下位4ビットがスティックの方向を示すデータで、スティックが傾けられると、その方向に取り付けられたスイッチがONになり、'0'が読み出されます。また、ビット5とビット6は、それぞれトリガボタンのAボタン、Bボタンに対応しており、ボタンが押されると、'0'が読み出されます。


ビット4とビット7はブロック図でも示したとおり、コネクタには出力されておらず、抵抗 でプルアップされているだけなので、つねに '1' が読み出されます。

0.2 ジョイスティックコントロール


ポートCは、ジョイスティックの操作の有効/無効制御や ADPCM のパンポット制御などに使用されています。ビット配置は図4のようになっています。

ジョイスティックの制御に関係するのは上位4ビットで、このうちビット4、5は、'1'を書

●図……3 ジョイスティック#1/#2



●図……4 ジョイスティックコントロール(\$E9A005)



1: ジョイスティック#1オブション機能 B 動作

0:通常動作

き込むとジョイスティックの操作状態が入力されなくなります。

ビット 6,7は、ジョイスティック#1が持っているオプション機能用のビットで、トリガボタン信号を出力として利用するものです。このビットに'1'を書き込むと、トリガボタン用の信号線が'0'(Low レベル)になります。通常、このビットは'0'にするようにしてください。

0.3 コントロールワード


コントロールワードレジスタは、 μ PD 8255の初期設定やビットセット/リセット機能の制御に使用します。 μ PD 8255はたんなる入出力ポートとしての動作のほか、パラレルデータ伝送に対応したようなモードも持っています。 X 68000では、 μ PD 8255はジョイスティックインタフェースとなっていることや、下位 4 ビットが ADPCMに使用されているため、データ伝送に使うのは少々苦しいようですが、一応それらについても説明しておくことにします。

0.01 ビットセット/リセットモード

コントロールワードに書き込まれるデータの最上位ビットが'0'になっていると, μPD 8255 はビットセット/リセットコマンドとして受け取ります。ビットセット/リセットコマンドでは,ポート Cのうち、出力として動作している任意のビットを'1'や'0'に設定できるものです。このときのコマンドフォーマットを図5に示します。

ビット1~3で PC 0~PC 7のいずれを操作するのかを、ビット 0 でそのビットに設定する 値を指定します。

●図……5 コントロールワード (ビットセット/リセット) (\$E9A007)



②・◎ 2 モード設定コマンド

コントロールワードに書き込まれるデータの最上位ビットが'1'になっていると、μPD 8255 の動作モード設定コマンドになります。このフォーマットを図 6 に示します。


 μ PD 8255 は、3 つ持っているポートを、大きく2 つのグループに分けています。ポートA とポートCの上位がグループA、ポートBとポートCの下位をグループBと呼んでいます。このうちグループAは、動作モードを3 つの中から1 つ、グループBは2 つの中から1 つを選択することができるようになっています。

コントロールワードでは、ビット $0 \sim 2$ がグループB、ビット $3 \sim 6$ がグループAのモード設定になります。

11 モード0

モード 0 はもっとも単純な入出力ポートとしてプログラムするものです。 X 68000 では、通常グループ A、グループ B ともこのモードで使用します。このモードではポート A、ポート B、

●図……6 コントロールワード (モード設定) (\$E9A007)



ポートCの上位4ビット、ポートCの下位4ビットのそれぞれについて入力にするか、出力にするかを個別に設定できます。

X 68000 では通常、ポートAとポートBはともに入力、ポートCは上位、下位とも出力として使用しますので、コントロールワードには\$92 を書き込みます。

X 68000 のインタフェースでは、ポートA、ポートB、PC 4、PC 5 はたんにコネクタと直結されているだけなので、ジョイスティックポートに自作の周辺装置などをつなぐときに、ポートAやポートBを出力としたり、ポートCの上位(PC 4 と PC 5)を入力として使用することも可能です。

2 E-K1

モード 1 は、プリンタインタフェースのような、パラレル伝送をサポートするモードです。 制御信号としてポート C を使いますので、X 68000 では、このモードが使用できそうなのはグ ループ A 側だけです。ですから、ここではグループ A について説明しておきます。

モード1では、入力用として動作するか出力用として動作するかは、コントロールワードの ビット4 (ポートAの IN/OUT) で決まります。

入力用としてプログラムしたときと、出力用としてプログラムしたときの動作を 384 ページ の図 7 と図 8 に示します。図では制御信号類は、一応グループ A、グループ Bの両方のものを 記入しておきましたので、自作機器で μPD 8255 を使うようなときの参考にしてください。


入力動作時

入力用にしたときは、PC4が外部からのデータ引き取り要求信号(STB)、PC5がバッファにデータが入っているかどうかを示す信号($IBF:Input\ Buffer\ Full$)として、PC3が CPUへの割り込み信号(INTR)として動作します。 $X\ 68000$ では PC3は ADPCM にとられているため、割り込み発生は行えませんが、ステータスチェックでなんとか動作させることはできるでしょう。

外部からデータを PA 0~PA 7 にセットして STB を 'Low' にすると、 μ PD 8255 はデータを取り込むのと同時に IBF を 'High' にします。相手がこれを見て STB を 'High' に戻すと、 μ PD 8255 は INTR を 'High' にします。CPU がポートA を読み出すと、INTR、IBF とも自動的に 'Low' レベルに復帰しますので、相手はデータが CPU に引き取られたことがわかります。

このタイミングをプリンタの動作タイミングと比べると、非常によく似ていることがわかるでしょう。

●図……1 モード1 (入力モード)



出力動作時


このモードでは、PC 3 が CPU への割り込み要求信号 (INTR)、PC 7 が出力データセット 完了ステータス信号 (OBF: Output Buffer Full)、PC 6 が相手からデータ引き取り完了信号 (ACK) になります。出力動作にプログラムした場合には PC 6 が相手からの入力信号になるのですが、X 68000 では PC 6 は出力としてしか使用できませんので、このモードは使えません。


データをボートAに書き込むと、INTRが 'Low' になるとともに、OBFが 'Low' になり、出力データが用意されたことを示します。相手がこれを受け取り、 ACK を返すと、 OBF は 'High' に復帰し、さらに INTRも 'High' になり、 CPU への次のデータセット要求割り込みとなります。

3 ₹-F2

このモードはグループAでのみ使用可能です。このモードは入出力双方向動作が可能です。

●図……8 モード1 (出力モード)






*X68000では、PC6は出力専用のため、このモードは使用不可


このモードでの動作を 386 ページの図 9 に示します。ちょうど、モード 1 の入力モードと出力 モードが合体したような動作モードです。

出力動作では、ポートAへの書き込みによって INTR と OBF がともに 'Low' となり、相手からの ACK がくると、OBF が 'High' に復帰します。

逆に相手から STB を受けると、INTR とともに IBF が 'High' になり、データが取り込まれたことを示し、CPU がポート A を読み取ると、IBF が 'Low' に復帰します。

●図……9 モード2





*X68000では、PC6が出力専用のため、データ出力動作は不可

フロッピーディスクドライブ

レバーを廃止し、オートイジェクト機構を取り入れた FDD を、X 68000 ではじめて目にしたという方も多いのではないでしょうか。ここでは、ディスクのリード/ライトのほか、FDD の持つ機能について説明します。


FDDインタフェースの概要

X 68000 のフロッピーディスクドライブインタフェースのブロック図を 388 ページの図 1 に示します。ディスクとのリード/ライト制御を行う LSI(FDC: フロッピーディスクコントローラ) には日本電気製の μ PD 72065 を使用しています。その横にある SED9420AC (VFO) は、ディスクから読み出された波形からデータとクロックを分離する IC で、データセパレータとも呼ばれます。

一般的な FDD (フロッピーディスクドライブ) であれば、インタフェースは FDC と VFO だけで十分なのですが、X 68000 が使用しているドライブにはディスクを挿入すると自動的に ディスクをクランプするオートクランプや、ソフトウェアでディスクを排出するオートイジェクト機能などが追加されているため、これらの制御や FDD の状態変化検出などを I/O コントローラ (シャープが X 68000 用につくった LSI) でサポートするようにしています。

また、プログラムを作成するうえで注意すべき点としては、ドライブセレクト信号が I/O コントローラから出力されていることと、OPM (FM 音源 IC) の CT 2 出力を使って FDC の READY 端子を強制的に '1' にする機能が追加されている点があげられます。

●図·····1 FDD 周辺ブロック図



 μ PD 72065 は、US0、US1 という信号を使って 4 台までの FDD にディスク選択信号を出力 することができ、コマンド中にドライブ番号を指定すれば、この信号を使ってドライブ選択を 行ってくれるのですが、X 68000 ではこの信号は使用せず、I/O コントローラから出力するようにしています。ディスクアクセスのときには FDC にコマンドを書き込む前に I/O コントロ

ーラのレジスタでアクセスするドライブを選択しておく必要があります。

FDCの READY 端子は通常は FDD 側の READY 信号と直結されており、FDD がアクセス可能な状態(ディスクがクランプされ、モータの回転が安定する)になると '1' になる入力信号ピンです。これを OPM の CT 2 で強制的に '1' にする機能は、FDD が接続されているか否かをチェックするときに使用するために設けられたもので、通常のアクセスで使用することはありません。

9 FDDの仕様

X 68000 の本体に内蔵されている FDD の仕様の概略を 390 ページの図 2 に示します。 X 68000 の FDD インタフェースは 2 HD や 2 DD/2 D、およびそれぞれの単密度フォーマット (8 インチや5 インチの初期のころに使用されていました) もサポートしているのですが、 内蔵 FDD がサポートできるのは 2 HD およびその単密度フォーマットだけで、 2 DD や 2 D は扱えません。

また、X 68000 の FDD は、ディスクをクランプするとヘッドがディスクについたままとなりますので、ヘッドのロード/アンロード(ヘッドをディスクに押しつけたり、離したりすること) を考える必要はありません。図1でも示したように、FDC のヘッド制御信号 (HDLD) もオープンのままになっています。

● 3 FDDインタフェース関連ポート

FDD インタフェースに関連するポートの一覧を 390 ページの図 3 に示します。FDD インタフェースは FDC のほか、I/O コントローラと OPM (CT 2 端子) を使用してつくられています。FDC はディスクのリード/ライト、ヘッド移動などの FDD の基本動作、I/O コントローラは割り込みやオートイジェクト、LED などのオプション機能の制御、OPM の CT 2 端子はディスクの接続状態検出のために使用されます。

●図……2 本体内蔵 FDD の仕様

	項	B		値	備考				
		アンフォーマッ	卜時	1667KB					
記憶容量	E	フォーマッ	卜時	1065KB	IBM準拠, 高密度モード,256バイト/セクタ, 26セクタ/トラック				
	1	トラックあたり	容量	10.42KB					
デ ー タ		転 送 速	度	500Kbit/s					
		トラック間移動	時間	3ms	シーク時の待ち時間				
アクセスタイム	ウセスタイム シーク		"時間	15ms	ートラック間移動時間+シークセトリング時間 平均アクセス時間				
		平均アクセス	時間	95ms	=平均トラック移動時間+シークセトリング時間				
メディ		ア回転	送	360rpm					
スピンドル	ıL	モータ起動	時間	0.5s					
		TRACK/SIDE		77					
トラックを	EX.	TRACK/DRIVE		154					
1 5	"	ク密	度	96 TPI	TPI(トラック/インチ)				
^ "		K	数	2					
変 調	4	方	定	MFM	FM方式も可				
*		o	他	オートクラ オートイラ オートリコ LED					

●図……3 FDD インタフェース関連ポートアドレス

デバイス	アドレス	READ/ WRITE	bit7	6	, 5	4	3	2	1	bitO	備考
	SE94001	R						1			FDCステータスレジスタ
FDC	\$294001	W									FDCコマンドレジスタ*1
(µPD72065)	6504003	R									FDCデータレジスタ
	\$E94003	W									FDCコマンドレジスタ
	\$E0400E	R	DISK	ERR DISK			.0.				ドライブステータス
	\$E94005	w	LED	EJECT MASK	EJECT ON/OFF	,0,	DRIVE #3	DRIVE #2	DRIVE = 1	DRIVE # 0	ドライブオブション信号制御
1/0コントローラ	\$E94007	W	MOT O'		2HD /200	.0.		ACCESS DRIVE		アクセスドライブセレクト等	
1/03/14-7	\$E9C001	R	FDC	FDD INT	PRT	HDD	HDDI EN	FDCI EN	FDDI EN	PRTI EN	割り込み信号ステータス
	\$230001	W		7	0'		HDDI EN	FDCI EN	FDDI EN	PRT) EN	割り込み信号マスク
	\$E9C003	W			Vect		1		DEVI	CE	割り込みベクタ番号
ОРМ	\$E90003	W	CT1	СТ2			_		V	V	レジスタ\$1B(\$E90001に\$1Bを 書き込んでからアクセスする

^{*1:}SET STANDBY(\$35)、RESET STANDBY(\$34)、SOFTWARE RESET(\$36)以下のコマンドは使用不可

Ø·1 I/OコントローラのFDD関連ポート


◎・◎ 1 ドライブステータスレジスタ

ドライブステータスポートのピット配置を図4に示します。このレジスタはFDDへのディスクの挿入状態を示すものです。ビット7はディスクが挿入されているか否かを、ビット6はディスクの表裏を間違えるなど誤挿入がされているか否かを示すものです。

これらのステータスは、ドライプコントロールレジスタのビット 0 ~ 3 のうち、'1' を書き込んだドライブのものが読み出されます (複数のビットを '1' にすると、'1' にされたドライブのステータスの論理和 (OR) をとったものになります)。

X 68000 ではディスクの抜き挿しが行われると割り込みが発生します。割り込みが発生したら、各ドライブの状態を順に読み出すことで、どのドライブに変化があったのかを判断することができます。ディスクの誤挿入があった場合には、ディスクの挿入にともなう割り込みが発生した後(ドライブステータスレジスタのピット 7 は '1' になります)、FDD は CPU の関与を受けず、自動的にディスクを排出します(ビット 7 は '0' になります)。この排出時にも割り込みが発生しますので、誤挿入があった場合には 2 回連続して割り込みが発生することになります。


●図····· 4 ドライブステータス \$E 94005



◎・● 2 ドライブコントロールレジスタ

ドライブコントロールレジスタでは、LED やイジェクトなどのオプション機能の制御を行

●図……5 ドライブコントロール SE 94005



います。ビット配置は図5のようになっています。

ビット5~7で各オプション機能を、ビット0~3でオプション機能を働かせるドライブ番号を指定します (内蔵ドライブは0と1です)。各オプション機能は、ドライブ選択ビットが'1'から'0'になったときに動作するようになっています。ドライブの選択は複数を同時に行ってもかまいません。


たとえば、このレジスタに\$23 を書き込んだ後、\$20 を書き込むと、ドライブ 0 とドライブ 1 のディスクが同時にイジェクトされます。

◎・◎ 3 アクセスドライブセレクトレジスタ

レジスタのビット配置を図6に示します。このレジスタはアクセスする FDD のドライブ番 号やメディアタイプの選択を行います。

ビット7を'1'にすると、FDDのモータが回転しはじめるとともに、ビット0、1で選択したドライブへのセレクト信号がアクティブになり、アクセスランプ (LED) が縁から赤に変わります。'0'にしてもしばらくは回転したままで、一定時間たってから停止します。アクセスを行う前には必ずビット0、1でドライブ番号を設定するとともに、このビットを'1'に設定してください。

ビット 4 は 2 HD と 2 DD の切り替えを行うビットですが、内蔵ドライブでは 2 HD しかサポートされないため、このビットは通常 '0' のままで使用します。



❸・● 4 割り込みステータスレジスタ

0: ドライブセレクトディセーブル&モータOFF(

ビット配置を 394 ページの図7に示します。I/O コントローラは SASI (ハードディスク), フロッピーディスク, プリンタなどのインタフェースを受け持っており, 割り込みも I/O コントローラで管理できるようになっています。I/O コントローラが管理している割り込みのステータスや許可状態を示すのが, このレジスタです。


上位4ビットは割り込み要求の発生状態を示すもの、下位4ビットは割り込みマスクレジス タの内容がそのまま反映されており、それぞれの割り込みの発生が許可になっているか否かを 示しています。

割り込みが許可になっていない('0'になっている)場合、割り込み要求があっても、CPUへの割り込み要求は行いませんが、割り込みの要求状態は下位4ビットで読み出すことができます。


❸・● 5 割り込み信号マスクレジスタ

ビット配置を 394 ページの図 8 に示します。I/O コントローラの管理している割り込みの許可/禁止を制御します。それぞれのビットが '1' のとき割り込み発生が許可, '0' のとき禁止になります。

●図……7 割り込み信号ステータス \$E9C001




●図……8 割り込み信号マスク \$E9C001



◎・◎ 6 割り込みベクタ設定レジスタ

ビット配置は図9のようになっています。このレジスタには I/O コントローラが出力する割り込みベクタ番号を設定します。設定が有効なのは上位 6 ビットで、下位 2 ビットは割り込み発生時、I/O コントローラが割り込み要因によって自動的に変更して CPU に与えます。

●図……9 割り込みベクタ設定 \$E9C003




9·2 OPM(YM2151)のFDD関連ポート

OPM の CT 2 端子の制御を行うレジスタ\$1B のビット配置を,396 ページの図 10 に示します。ビット 6 を '1' にすると,FDC の READY 端子が強制的にレディ状態 (ディスクがクランプされ、定常回転している状態) になります。

この機能は、ディスクの接続状態のチェックに使用します。このビットを '1' にしてディスクに RECALIBRATE コマンドを発行すると、FDC はドライブがレディ状態にあるものとみなし、ヘッドを 0 トラックに移動させようとします。ディスクが接続されていれば、FDD からトラック 0 への移動ステータス信号が検出され、コマンドが正常終了しますが、接続されていないと、いくらヘッド移動パルスを送っても、トラック 0 が検出できないため、異常終了となるわけです (このビットを '0' にして RECALIBRATE コマンドを実行すると、ディスクが入っていないドライブはヘッドの移動が行われず、即座にエラー終了します)。

このビットはドライブの接続チェック以外のときはつねに '0' にするようにしてください。

●図·····10 OPM のレジスタ \$1B(\$E90003)



• 4 FDC

FDC のポートは\$E94001 と\$E94003 番地に割り振られています。FDC へのアクセスは、コマンド、データとも\$E94003 番地で受け渡しを行い、ステータスを\$E94001 番地で読み出します。\$E94001 番地への書き込みは、FDC の初期化などの非常時に使用されるコマンドに限られます。

0·1 FDCステータスレジスタ

FDC ステータスレジスタの内容を図 11 に示します。

ビット7は CPU と FDC の間のデータ (コマンド) 転送のタイミングをとるためのもので、 FDC が次のデータ転送の準備ができると '1' になり、CPU がそれに応答すると '0' になります。

ビット 4 は、ディスクリード/ライトなどを DMA を使用せずに行うようにプログラムしたとき (SPECIFY コマンドを使用します)、E-PHASE (397ページ参照) 時にこのビットが '1' になり、CPU によるデータ転送要求であることを示します。C-PHASE(397ページ参照) や R-PHASE (397ページ参照) は CPU による転送が普通ですから、このビットは意味を持たず、'0' のままになっています。



0·2 FDCのフェーズ遷移


FDC の動作状態は、大きく分けて CPU からコマンドや実行のためのパラメータを受け取るコマンドフェーズ (以下, C-PHASE と略します)、コマンドの実行を行うエグゼキューションフェーズ (E-PHASE)、実行完了ステータスを CPU が引き取るリザルトフェーズ (R-PHASE)の3つのフェーズに分類できます。398ページの図 12 に各コマンドごとのフェーズ 遷移を図示してみましたので参考にしてください。

シーク系のコマンドやディスクリード/ライト系のコマンドの場合には E-PHASE の完了 時点で割り込みが発生します。

先頭の Idle (アイドル状態) は仮想的に考えたものです。実際には FDC は、前回のコマンド処理が完了するとすぐに次のコマンド待ちになりますので、明確なアイドル状態は存在しないと考えることもできるのですが、フェーズ遷移を考えるうえでは、いったんアイドル状態を経由するほうが自然なので、図の中には入れておきました。

ディスクのリード/ライトなど、E-PHASEでデータ転送をともなう場合には、CPUやDMACによってデータ転送を実行します。FDDは、SASIや SCSIのハードディスクのよう

●図……12 FDC のフェーズ遷移



●図……13 1バイト分の転送時間

メディアタイプ	FM	MFM
2HD*1	32µs	16µs
2DD/2D*1	64/15	32 / 15

*1:2HD/2DDになるのはMFM記録時


な大きなバッファは持っていませんので、FDCからの転送要求に対して必ず規定時間以内に サービスしなくてはなりません。このため、通常は DMAC を使用してデータ転送を行います。 ディスクのメディアタイプと記録方式ごとの 1 バイト分のデータの転送時間を図 13 に示しま す。 X 68000 では通常 2 HD フォーマットを使用しますから、16 μs 以内にデータの引き取り (リード時) や書き込み (ライト時) を完了させなくてはなりません。

0.3 リザルトステータス

R-PHASE で返されるステータスのうち、リード/ライト系など、多くのコマンドで返されるものが ST 0、ST 1、ST 2 の 3 つのステータスバイトです。それぞれのデータのビット配置は図 14、図 15、図 16 のようになっています。

ST 0 の上位 2 ビットが '11' のときの説明中の状態遷移というのは、ディスクの抜き挿しなどを指すのですが、X 68000 では、この変化は I/O コントローラがとらえるようになっています。

●図……14 リザルトステータス 0 (ST 0)




Interrupt Code

(割り込み要因を示す)

- 11: デバイスに状態遷移があった (AI: Attention Interrupt)
- 10: 与えられたコマンドは無効 (Invalid) であった (IC: Invalid Command)
- 01: コマンドの異常終了(AT: Abnormal Terminate)
- 00: コマンドの正常終了(NT: Normal Terminate)


●図·····15 リザルトステータス1(ST1)



End of Cylinder

1: コマンド中のEOTパラメータで与えた最終セクタを越えてリード/ライトしようとした

0:通常動作




- 1: READ DATA/READ DIAGNOSTIC/SCAN実行時にDDAMを検出した
- 0: READ DELETED DATA 実行時に DAM を検出した 通常動作

0・4 トラックフォーマット

μPD 72065 が扱うディスクの 1 トラックのフォーマットの詳細を 402 ページの図 17 に示します。INDEX と書いた信号はディスクが 1 回転するごとに発生するパルス信号で、5 インチのフロッピーディスクではディスクに空けられた穴を検出して発生しています。

インデックスパルスの後には、トラックの先頭をマークする Gap 4 a、SYNC (同期パターン), IAM (Index Address Mark), Gap 1 と続き、その後に各セクタの情報が順に並べら



れます。さらに最終セクタの後にはGap4bがきて、1トラックの最後を示します。

各セクタの先頭は、SYNC、IDAM(ID Address Mark)に続いて、C(シリンダ)、 $H(\sim ッド)$ 、R(セクタ)、N(セクタ長) データが続きます。C、H、R、Nは、そのセクタが第何シリンダ (トラック) の第何セクタなのか、表面なのか、裏面のトラックなのかといったことを示すものです。セクタの住所のようなものであると考えればよいでしょう。

これらのヘッダの CRC チェックコードに続いて、Gap 2、SYNC が書き込まれ、さらに DAM (Data Address Mark)、または DDAM (Deleted Data Address Mark) が書き込まれます。通常、この領域は DAM が書き込まれます。この領域が DDAM になっていると、通常の READ DATA/WRITE DATA コマンドなどでアクセスしたときに、ST 2の CM ビットが '1' になります。

DAM/DDAM に続いて、実際にリード/ライトを行うデータがあり、最後にこれらの CRC チェックコード、Gap 3 が続きます。

5 FDCのコマンド

FDCのコマンドは多くのパラメータを持つため、それぞれのパラメータを略称で呼ぶようになっています。FDCのコマンドの図の中で使用される略称と、その意味の対応関係の一覧を、図 18 に示しますので参考にしてください。

●図……18 コマンド中の略称とその意味

略称	名 称	内 容
MT	Multi track	複数トラックにわたって動作を行うときに'1'にする
MF	MFM Mode	倍密度記録を行うとき、'1'にする(X68000では通常'1'にする)
SK	Skip	DDAM/DAMのセクタをスキップさせたいとき、'1'
HD	Head	ヘッドアドレス。表='0',裏='1'
USO, US1	Unit Select 0/1	ドライブ番号の指定(X68000では無意味)
С	Cylinder Number	ディスクのID情報中のシリンダ(トラック)番号
Н	Head Number	// ヘッド番号
R	Record Number	11 セクタ番号
N	Record Length	セクタ長コード
EOT	End Of Track	最終セクタ番号
GPL	Gap Length	Gap 3 の書き込みバイト数
GSL	Gap Skip Length	Gap 3 の読み飛ばしバイト数
DTL	DaTa Length	1セクタあたりの処理すべきバイト数(Nが\$00のときだけ有効)
ST0, 1, 2	Status	リザルトステータス
sc	Sector	WRITE IDコマンド時、1トラックあたりのセクタ数を指定する
D	Data	WRITE IDコマンド時,データエリアに書き込むデータを指定する
STP	Step	SCANコマンド時、\$01なら次のセクタを、\$02なら1つおきに処理する
NCN	Next Cylinder Number	SEEKコマンド時、シーク先のシリンダ番号を指定する
SRT	Step Rate Time	ステップパルス(ヘッド移動信号)の間隔を指定する
нит	Head Unload Time	ヘッドロード信号(HDLD)がOFFにしてからヘッドが離れるまでの時間(X68000では無意味)
HLT	Head Load Time	ヘッドロード信号がONにしてからヘッドが安定するまでの時間
ND	Non-DMA Mode	DMAを使わずにデータ転送をするとき, '1'にする


9·1 READ DATAコマンド

旬・01 コマンドフェーズ (C-PHASE)

READ DATA コマンドのフォーマットを図 19 に示します。

C-PHASE では 9 バイトのコマンド/パラメータを与えます。それぞれのパラメータの意味 (図 19 参照) は次のようになっています。

●図·····19 READ DATA コマンド



MT:マルチトラック

ディスクの表裏を連続してアクセスするとき、このビットを '1' にします。

MF: MFM E-F

倍密度記録方式 (2 HD や 2 DD) を使用するとき、'1' にします。 X 68000 では通常 '1' にします。

SK : SKip DDAM

'1' にしておくと、アクセスしようとしたセクタに DDAM (Deleted Data Address Mark)が書き込まれていたとき、そのセクタへのアクセスを飛ばし、次のセクタにアクセスします。'0'になっていると、そのセクタの転送を終了した後、コマンドの実行を終了します。このとき、ST20 CM (Control Mark) ビットが'1'になります。

HD : Head

アクセスに使用するヘッド番号を指定します。'0' で表面, '1' で裏面側のヘッドの選択になります。

US0, US1 : Unit Select 0/1

アクセスするドライブ番号の指定を行うものです。X 68000 ではドライブの選択は I/O コントローラで行いますので、この指定はドライブ選択としての意味はありませんが、SEEK や RECALIBRATE コマンドでは、FDC 内部で保存している各ドライブのシリンダ番号とのからみがありますので、実際にアクセスするドライブ番号をセットするようにしてください。

C. H. R. N : Cylinder/Head/Record/Length

アクセスするセクタのシリンダ、ヘッド番号、セクタ番号、1セクタあたりのリード/ライト する大きさを指定します。FDC はディスク上の各セクタのヘッダに書き込まれているC、H、 R、N値と、ここで指定されたものを比較し、一致するとアクセスを開始します。通常、これ らの値は実際のヘッドの物理的な位置やヘッド番号と一致させます。

もっとも、ここで与えるシリンダ番号やヘッド番号はたんにセクタに書き込んである値と比較するためのものですから、たとえば、意図的にディスク上のすべてのセクタのCを0にしたようなディスクを作成して、読み出し時にCをすべて0として読み出すといったようなこともできないことではありません

EOT : End Of Track

トラック中の最終セクタの番号をセットします。

GSL: Gap SKip Length

複数のセクタを連続アクセスするマルチセクタ動作のときに、データ部と次のセクタの ID 部の不連続領域を読み飛ばすためのものです。

DTL: DaTa Length

Nの値が\$00のとき、このデータで1セクタあたりアクセスするデータ長を指定します。Nが

\$00以外のときにはこのデータは意味を持ちません。

図 20 によく使用されるフォーマットごとの各パラメータの設定値を示しますので参考にしてください。なお、Human 68 K では MFM で 1024 バイト/セクタのフォーマットを採用しています。

●図20 -	セクタフォーマッ	トとパラメータ
--------	----------	---------

フォ	ーマット	FD	こに与え	るバラン	1-9	
記録方式	セクタサイズ (バイト/セクタ)	N	EOT,	GSL	GPL	備考
	128	\$00	SIA	\$07	SIB	(IBMディスケット 1)
	256	\$01	\$0F	\$0E	S2A	(IBMディスケット2)
EM	512	\$02	\$08	\$1B	\$3A	
FM	1024	\$03	\$04	未定	未定	
	2048	\$04	\$02	未定	未定	
	4096	\$05	\$01	未定	未定	
	256	\$01	\$1A	\$0E	\$36	(IBMディスケット 2D)
	512	\$02	SOF	\$1B	\$54	
MFM	1024	\$03	\$08	\$35	\$74	X 68000 標準フォーマット (IBMディスケット 2D)
	2048	\$04	\$04	未定	未定	
	4096	\$05	\$02	未定	未定	
	8192	\$06	\$01	未定	未定	

⁾内は、8インチFDでのフォーマット名称

Ø·02 エグゼキューションフェーズ(E-PHASE)

データ転送を実行します。データ転送を DMA で行う場合には、コマンドを与え終わる前に DMA のセットアップをしておいたほうがよいでしょう。

アクセスの終了は、TC (ターミナルカウント) 端子によって伝えられます。TC で終了が通知されないかぎり、FDC は次のセクタの読み出しを連続して行っていきます。Nを\$00 とし、DTL を 128 未満にしたときは、各セクタの先頭から DTL バイトずつをつまみ食いするようにして転送が行われていきます。


9.03 リザルトフェーズ (R-PHASE)

R-PHASE では、ST 0, ST 1, ST 2 0 3 つのリザルトステータスと、終了時のC、H、R、N値が返されます。C、H、R、Nは、正常終了したときには最後にアクセスしたセクタの次のセクタの ID が、異常終了したときには終了時のセクタの ID が返されます。

9·2 READ DELETED DATAコマンド

コマンドのフォーマットを図 21 に示します。セクタのヘッダ中、データの前が DDAM (Deleted Data Address Mark) になっているセクタを読み出すコマンドです。動作は、

●図·····21 READ DELETED DATA コマンド




READ DATA コマンドの説明中の DAM を DDAM に、DDAM を DAM に入れ替えたものに相当します。

たとえば、READ DATA コマンドでは、DDAM になっているセクタを読み出すと、ST 2 の CM ピットを '1' にしましたが、このコマンドでは DAM になっているセクタを読み出すと '1' になります。

9·3 READ IDコマンド

コマンドフォーマットを図 22 に示します。コマンドを受け取ってから最初に見つけた正常な (エラーのない) セクタの ID 情報 (C, H, R, N) を取り込みます。このコマンドの E-PHASE では FDC がディスクから ID を取り込むだけで、ホスト (CPU/DMA) との間での データ転送は行われません。


●図·····22 READ ID コマンド



9·4 WRITE IDコマンド

1トラック分のフォーマットを行います。コマンドフォーマットは図 23 のようになっています。SC, GPLの設定値は READ DATA のところの図を参照してください。Dバイトは、

●図·····23 WRITE ID コマンド



各セクタのデータ部分に書き込む値を指定します。

E-PHASE で与えるのは、各セクタの ID(C, H, R, N)です。つまり、WRITE ID コマンドの E-PHASE で FDC に転送するデータは、 $4 \times (トラックあたりのセクタ数) となります。$

R-PHASEで戻ってくる値のうち、C、H、Rは意味を持ちません。Nバイトは C-PHASE で与えたNの値がそのまま返されます。

9.5 WRITE DATAコマンド


コマンドフォーマットを 410 ページの図 24 に示します。指定したセクタにデータの書き込みを行います。E-PHASE のデータ転送方向が逆になるほかは READ DATA コマンドと変わるところはありません。

●図·····24 WRITE DATA コマンド

フェーズ	READ/ WRITE	bit7	6	5	4	3	, 2	1	bit0	備考
		МТ	MF	,0,	'0'	.0.	111	′0′	'1'	
				_			HD	US1		
						C				
	-11				-	+		P14-101-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1		
C-PHASE	w					R		実行開始セクタのID情報		
					1	N				
					E	т				
					G:	SL				
					D	TL				
E-PHASE	w									データ転送
					S	10				
					S	T1				
R-PHASE					S	12				
	R				(3				
					1	1				・正常終了時 実行終了セクタの次のセクタのIC
					F	3				・異常終了時 終了時のセクタのID
					1	V				** 5 * * * * * * * * * * * * * * * *

9·6 WRITE DELETED DATAコマンド

コマンドフォーマットを図 25 に示します。セクタのヘッダ中に DAM のかわりに DDAM を書き込むほかは WRITE DATA コマンドと同様です。



●図·····25 WRITE DELETED DATA コマンド


9.7 READ DIAGNOSTICコマンド

コマンドフォーマットは 412 ページの図 26 のようになっています。READ DATA コマンドとよく似ているのですが、INDEX 信号の直後のセクタからエラーの有無に関係なく強制的に読み出していく点が異なります。コマンド中のC、H、R、Nがセクタのものと一致しなくても、ST 1の ND (No Data) ビットを '1' にするだけで処理を継続し、正常終了します。

ID やデータの CRC エラーがあっても、ST 1 の DE (Data Error) や ST 2 の DD (Data Error in Data Field) ビットを '1' にするだけで正常終了します。

DDAM を検出すると、ST 2 の CM (Control Mark) ピットを '1' にしますが、処理は継続します。

●図·····26 READ DIAGNOSTIC コマンド




コマンド終了時に読み取れるエラーステータスは、処理中に起きたすべてのエラー条件の論 理和となっています。

SCAN EQUAL/SCAN LOW OR EQUAL/SCAN HIGH OR EQUAL

各コマンドのフォーマットを図 27, 図 28, 図 29 に示します。指定したセクタの内容と、ホストから FDC に書き込むデータの比較を行います。データはセクタの先頭データから順に比較されていきます。ただし、ホストから FDC に書き込んだデータが\$FFであるときは、そのバイトの比較は行われず、等しいものとして扱われます。


●図······27 SCAN EQUAL コマンド



SCAN EQUALは比較したセクタの内容がすべて等しいときに、SCAN LOW OR EQUALはすべてが一致するか、一致しなかった最初のデータを比べたときに、ディスクから読み取ったほうが小さいとき、SCAN HIGH OR EQUALはすべてが一致するか、最初に一致しなかったデータを比べたときに、ディスクから読み取ったデータが大きかったときに正常終了します。

●図……28 SCAN LOW OR EQUAL コマンド

フェーズ	READ/ WRITE	bit7	6	5	4	3	2	1	bit 0	備考
		МТ	MF	SK	.1.	'1'	.0.	.0.	11	
							HD	US1	USO	
						C.				
						Н				
C-PHASE	w				1	R	-			実行開始セクタのID情報
					1	N	,			
					E	TC	,			
					G	SL				
					S	TP				
E-PHASE	W									データ比較
					S	0				
R-PHASE					S	T 1				
					S	2				
	R					2				
					H	1				
					F	?				最終比較セクタのID情報
				-	1	ı				




●図----29 SCAN HIGH OR EQUAL コマンド

9·g SEEKコマンド

コマンドフォーマットは 416ページの図 30 のようになっています。ヘッドを指定したシリンダに移動します。FDC は前回のヘッド位置を覚えており、ヘッドの移動方向の管理や移動する量は FDC が自動的に判断し、ヘッドを移動させますので、CPU がコマンドで与えるのは、目的のシリンダ番号だけですむようになっています。

なんらかの原因で、FDC が管理しているシリンダ番号と実際のヘッド位置が不一致になったような場合は、リード/ライトなどを行ったときにコマンド中の ID とセクタの ID が一致しないため、エラーとなります。このようなときはに次に説明する RECALIBRATE コマンドを使って、FDC の管理しているシリンダ番号と実際のドライブのヘッド位置をともに 0 に初期化します。

●図……30 SEEK コマンド



SEEK 動作の終了は割り込みで通知されます。割り込みが発生したとき、FDC ステータスレジスタの DIO ビットが '0' になっていることを確認したら、SENSE INTERRUPT STA TUS コマンドを送って ST 0 を引き取ります。

9·10 RECALIBRATEコマンド

コマンドフォーマットは図 31 のようになっています。FDC 内部で管理しているシリンダ番号と実際の FDD のヘッド位置をともに 0 にします。SEEK コマンドと似ていますが、SEEK は FDC が内部で管理しているシリンダ番号と、与えられたシリンダ番号の差分のヘッド移動を行うものであるのに対し、RECALIBRATE コマンドは、FDD がハード的に持っている 0トラック検出機構から出力される信号 (TRK 00)を使用し、この信号が出力されるまでヘッドを移動させていく点が異なります。

FDD を使用しはじめるときや、ディスクのリードエラーが起きたときなどに、ヘッド位置を初期化し、FDC の管理しているシリンダ位置と一致させるために使用されます。

このコマンドは FDD へのアクセスだけで、ディスクへのアクセスをともなわないため、 X 68000 では FDD が接続されているか否かのチェックに使用しているというのは前にも述べ たとおりです。

RECALIBRATEコマンドの動作の終了も割り込みで通知されます。割り込みが発生した

●図·····31 RECALIBRATE コマンド

フェーズ	READ WRITE	bit 7	6	5	4	3	2	, 1	bit 0	備	考
C-PHASE	w	'0'	,0,	,0,	'0'	.0,	.1;	11.	212		
C-PHASE	.,,							US1	US0		
E-PHASE	-									リキャリブレ	一卜動作

とき、FDC ステータスレジスタの DIO ビットが '0' になっていることを確認したら、SENSE INTERRUPT STATUS コマンドを送って ST 0 を引き取ります。

9·11 SENSE INTERRUPT STATUSコマンド

コマンドフォーマットは図 32 のようになっています。割り込みが発生したとき、FDC ステータスレジスタの DIO ビットが '0' になっていた場合、このコマンドを発行して ST 0 とコマンド終了時のヘッドのシリンダ位置を引き取ります。

●図·····32 SENSE INTERRUPT STATUS コマンド

フェーズ	READ	bit 7	6	5	4	3	2	1	bit 0	備考
C-PHASE	W	'0'	.0.	.0,	.0.	.1:	.0.	,0,	,0,	
					S	0				
E-PHASE	R				P	CN				コマンド終了時のシリンダ位置


9·12 SENSE DEVICE STATUSコマンド

コマンドフォーマットは図 33 のようになっています。このコマンドを使うと、FDC に入力 される FDD のステータスラインの状態が読み出されます。リザルトステータスで引き取られ るステータス (ST 3) の内容は 418 ページの図 34 のようになっています。

●図·····33 SENSE DEVICE STATUS コマンド

フェーズ	READ/ WRITE	bit7	6	5	4	3	2	, 1	bit 0	備	考
		,0,	,0,	,0,	.0.	.0.	.1.	,0,	,0,		
C-PHASE	w						HD	US1	US0		
R-PHASE	R				S	13	,			ドライ	ブの状態

●図……34 リザルトステータス 3 (ST 3)



ドライブの Fault 信号の状態

9·13 SPECIFYコマンド

ディスクドライブの種別ごとに設定が必要なパラメータの設定を行います。コマンドフォーマットは図 35 のようになっています。

SRT (STEP RATE TIME) は、ステップパルス (ヘッド移動信号) の間隔を設定するものです。 X 68000 の内蔵ドライブの場合は 3 ms です。

HUT (HEAD UNLOAD TIME) は、ディスクのリード/ライト系コマンドが終了してから、ヘッドをアンロード状態(ディスクから離れた状態)にするまでの時間を設定します。この時間以内に再度アクセスがなかった場合には、次のリード/ライト系コマンドが発行されてから実際のアクセス開始まで HLT で指定した時間がとられることになります。

HLT (HEAD LOAD TIME) は、ディスクのリード/ライト系コマンドの実行開始時、ヘッドがロード状態 (ディスクに接触し、安定した状態) になるまでの待ち時間を設定します。

●図·····35 SPECIFY コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
		'0'	'0'	'0'	'0'	.0,	.0.	'1'	'1'	
C-PHASE	w		SR	Т			HU	Т		
					HLT				ND	

8インチタイプの FDD や、5インチタイプでも厚型のものでは、ヘッドが物理的にディスクと接触/離脱動作をするようになっており、名前のとおり、ロード/アンロードだったのですが、X 68000 の内蔵ドライブではヘッドはつねにディスクと接触状態にありますので、これらのパラメータは名目だけです。HUT を長めにしておくと、少し間をあけながら連続してアクセスするとき、HLT 分の時間が不要になりますので、アクセスが若干高速になります。

NDビットはリード/ライト系コマンドの E-PHASEのデータ転送を CPU で行うか、 DMA で行うかを設定するものです。'1' にすると CPU による転送, '0' にすると DMA による転送になります。X 68000 では、とくに理由のないかぎり、DMA モードで使うのが普通でしょう。

SRT, HUT, HLT の各パラメータの設定値とそれぞれの時間の関係は図 36 のようになっ

●図·····36 SRT, HUT, HLT の設定値と時間

单位:ms

80-04s		2HD			2DD/2D) .
設定値	SRT	HUT	HLT	SRT	HUT	HLT
\$ 00	16	禁止	禁止	32	禁止	禁止
\$01	15	16	2	30	32	4
\$ 02	14	32	4	28	64	8
\$ 03	13	48	6	26	96	12
\$ 04	12	64	8	24	128	16
\$ 05	11	80	10	22	160	20
\$ 06	10	96	12	20	192	24
\$ 07	9	112	14	18	224	28
\$ 08	8	128	16	16	256	32
\$ 09	7	144	18	14	288	36
\$ 0A	6	160	20	12	320	40
\$ 0B	5	176	22	10	352	44
\$ 0C	4	192	24	8	384	48
\$0D	3	208	26	6	416	52
\$ 0E	2	224	28	4	448	56
\$ 0F	1	240	30	2	480	60
\$10	/	/	32	/	/	64
\$11	/	/	34	/	/	68
						_
\$7E		/	252	/	/	504
\$7F	/	/	254		/	508

9·14 SET STANDBYコマンド

コマンドは図37のようになっています。

SET STANDBY コマンドは、FDC の内部クロックを停止させ、スタンバイ状態にします。 このコマンドには E-PHASE も R-PHASE もなく、書き込んでから約 $3 \mu s$ 後にスタンバイ状態に移行します。この状態でも FDC の内部状態や出力端子の状態は保持されます。クロックが停止するため、消費電流は少なくなりますが、X 68000 のように AC 電源で動いているようなものの場合にはあまり意味がないコマンドです。

●図·····37 SET STANDBY コマンド

フェーズ	READ	bit 7	6	5	4	3	2	1.	bit 0	備考
C-PHASE	W	'0'	,0,	.1.	11:	.0.	112	'0'	.1.	

9·15 RESTE STANDBYコマンド

スタンバイ状態を解除します。コマンドは図 38 のようになっています。このコマンドは、 FDC 内部では INVALID (無効) コマンドと同じ扱いであり、R-PHASE で ST 0 を引き取 る必要があります。

●図·····38 RESET STANDBY コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	1	bito	備	5
C-PHASE	W	'0'	,0,	'1'	'1'	,0,	'1'	.0,	,0,		
R-PHASE	R				ST	0				\$80が返って	てくる

9·16 SOFTWARE RESETコマンド

コマンドは図 39 のようになっています。このコマンドは FDC をリセット (初期化) し、ハード的なリセットがかかったのと同じ状態にします。このコマンドは任意のタイミングで与えることができます。

●図·····39 SOFTWARE RESET コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
C-PHASE	W	,0,	,0,	'1'	'1'	'0'	111	'1'	'0'	

Ø·17 FDCパラメータ/ステータス一覧

FDC のコマンドに付随するパラメータと、R-PHASE で受け取るステータスの一覧を 422 ページの図 40 にまとめてみました。パラメータは図の左側から右に順に○印のついているものを送り、ステータスは同じく左から右に○印のついているものを引き取っていくようにします。

●図……40 FDC パラメータ/ステータス一覧

44.7.1					J	HA-C	C-PHASE時のパラメ	\$0,	X L	4-					E- PHASE				R-PHASE	HASE			
p	U	Ι	æ	z	EOT	SC	GSL (GPL	DTL	0	STP	NCN	SRT/ HUT	HLT/ NO		STO S	ST1 S	ST2 (U	-	Z Z	PCN	N ST3
READ DATA	0	0	0	0	0		0		0				_		œ	0	0	0	0	0	0		
READ DELETED DATA	0	0	0	0	0		0		0						œ	0	0	0	0	0	0		
READ ID															1	0	0	0	0	0	0		
WRITE ID				0		0		0		0				MIT.	3				-	-			
WRITE DATA	0	0	0	0	0		0		0						*	0	0	0	0	0	0		
WRITE DELETED DATA	0	0	0	0	0		0		0						*	0	0	0	0	0	0		
READ DIAGNOSTIC	0	0	0	0	0		0		0						œ	0	0	0	0	Ö	0		
SCAN EQUAL	0	0	0	0	0		0				0				*	0	0	0	0	0	0		
SCAN LOW OR EQUAL	0	0	0	0	0		0				0				3	0	0	0	0	-	0	2	
SCAN HIGH OR EQUAL	0	0	0	0	0		0				0				3	0	0	0	0	0	0	1	
SEEK												0			1								
RECALIBRATE															ì	+					-		
SENSE INTER- RUPT STATUS															1	0	+		H	+-	-	0	
SENSE DEVICE STATUS															1						-		0
SPECIFY													0	0	1					H	H		
SET STANDBY															1					-			
RESET STANDBY															1	0							
SOFTWARE RESET															4			-	-		H		

6 サンプルプログラム

FDC アクセスのサンプルプログラムとして、フロッピーディスクの読み取りを行うプログラムを作成してみました。パラメータでブロック番号を与えると、ブロック番号をトラック(シリンダ)、ヘッド、セクタの各番号に変換して読み出しを行います。

アクセスを開始したときにモータの回転が停止していると、起動時間 (約 0.5 s) だけ待たないとドライブがレディ状態にならないため、このプログラムではドライブの READY 信号が '1' になるまで SENSE DRIVE STATUS コマンドを繰り返し送り続けるようにしています。

また、このプログラムでは割り込みを使用しないため、FDC割り込みを禁止しています。これを行っておかないと、割り込みが発生したとたんに Human 68 K の FDC割り込み処理が行われてしまい、つじつまがあわなくなってしまいます。

●リスト……1 フロッピーディスク読み込み

```
FDCアクセステスト
* XC ではvolatile がサポートされていないため、
* 次の一行を入れてvolatileを無効にしてください
* #define volatile
#include <doslib.h>
struct DMAREG {
   unsigned char
                  CST;
   unsigned char
                  cer:
   unsigned short sparel;
   unsigned char
                  dcr:
   unsigned char
                  ocr:
   unsigned char
                  SCI;
   unsigned char
                  CCI;
   unsigned short
                  spare2;
   unsigned short
                  mtc;
   unsigned char
                  *mar:
   unsigned long
                  spare3;
   unsigned char
                  *dar;
   unsigned short
                  spare4;
```

```
unsigned short
                      btc;
     unsigned char
                      *bar;
     unsigned long
                      spare5;
     unsigned char
                      spare6;
     unsigned char
                     niv;
     unsigned char
                      spare7;
     unsigned char
                      eiv;
     unsigned char
                      spare8;
     unsigned char
                     mfc:
     unsigned short
                     spare9;
     unsigned char
                     spare10;
     unsigned char
                     cpr;
     unsigned short
                     sparell;
     unsigned char
                     spare12;
     unsigned char
                     dfc;
     unsigned long
                     spare13;
     unsigned short
                     spare14:
     unsigned char
                     spare15;
     unsigned char
                     bfc:
     unsigned long
                     spare16;
    unsigned char
                     spare17:
    unsigned char
                     gcr:
volatile struct DMAREG
                         *dma:
volatile unsigned char
                         *fdc_stat = (unsigned char *)0xe94001;
volatile unsigned char
                         *fdc_data = (unsigned char *)0xe94003;
volatile unsigned char
                         *fdd_sel = (unsigned char *)0xe94007;
volatile unsigned char
                         *int_stat = (unsigned char *)0xe9c001;
#define BUFSIZE 0x400
unsigned char diskbuf[BUFSIZE];
void main():
void fd_wait_ready();
void fd_seek();
void motor on():
void motor_off();
unsigned int fdc_sense_int_stat();
void fdc_int_mask();
void fdc_send_command();
void fdc_read_status();
void fdc_send();
unsigned int fdc_read();
```

```
void dma_setup();
void dma_start();
void dma_stop():
void wait_complete();
void clear flag();
void main(argc, argv)
    int argc:
    char *argv[]:
    unsigned int
                   i, j, block, track, sector, head;
    unsigned char
                    C;
    if (argc < 2)
        block = 0:
    else block = atoi(argv[1]);
    printf("block # = %d\n", block);
    printf(" Track = %d\n", track = block >> 4);
    printf(" Head = %d\formath{\text{Y}}n", head = (block & 0x8) >> 3);
    printf(" Sector = %dYn", sector = (block & 0x7)+1);
    SUPER(0):
    fdc_int_mask():
    printf("Motor ON!Yn");
    motor_on();
    printf("Wait Ready!Yn");
    fd_wait_ready();
    printf("SEEK!Yn");
    fd_seek(track);
    dma = (struct DMAREG *)0xe84000;
    clear_flag();
    dma_setup();
    dma_start();
    printf("READ DATA!\n");
    fdc_send_command(track, head, sector);
    printf("Wait Complete!Yn");
    wait_complete();
    printf("Read Status =");
    fdc read_status();
    for (i=0; i < BUFSIZE; i+=0x10) {
        for (j=0; j<0x10; j++)
            printf("%02X ", diskbuf[i+j]);
        for (j=0; j<0x10; j++) {
            c = diskbuf[i+j]:
             if ((c < 0x20) | | (c >= 0xe0) | | ((c >= 0x80) && (c < 0xa0)))
                printf("."):
                     printf("%c", diskbuf[i+j]);
            else
```

```
printf("Yn");
    motor_off();
    fdc_int_umask();
void fd_wait_ready()
    do
        fdc_send(0x04);
        fdc_send(0x00);
    } while((fdc_read() & 0x20) == 0);
void fd_seek(track)
    unsigned int
                     track;
    fdc_send(0x0f);
    fdc_send(0x00);
    fdc_send(track);
    fdc_sense_int_stat():
unsigned int fdc_sense_int_stat()
    unsigned int
                    stat:
    while(!(*int_stat & 0x80))
    fdc_send(0x08);
    printf("Interrupt Status = ");
    printf("%02X ", stat = fdc_read());
    printf("%02XYn", fdc_read());
    return(stat);
void motor_on()
    *fdd_sel = 0x80;
void motor_off()
   *fdd_sel = 0x00;
```

```
void fdc_int_mask()
    *int_stat &= 0xfb;
fdc int umask()
    *int_stat |= 0x4;
void fdc_send_command(trk, head, sect)
    unsigned int trk, head, sect;
                                       */
    fdc_send(0x46);
                      /* Command
    fdc_send(head <<2); /* HD/US1/US0
    fdc_send(trk); /* Cylinder
                                       */
                    /* Head
    fdc_send(head);
    fdc_send(sect): /* Record(Sector)
                    /* Num(Block Length)
    fdc_send(0x03);
    fdc_send(0x08);
                      /* EOT
                    /* GSL
    fdc_send(0x35);
                       /* DTL(Not Used)
    fdc_send(0x00):
void fdc_read_status()
    unsigned int i;
    for (i = 0; i < 0x7; i++)
        printf(" %02X", fdc_read());
    printf("Yn");
void fdc_send(dat)
    unsigned int
                    dat:
    unsigned int
                    stat:
    printf("Send:-%02XYn", dat);
    while((*fdc_stat & 0xc0) != 0x80)
    *fdc_data = dat;
unsigned int fdc_read()
    while((*fdc_stat & 0xc0) != 0xc0)
```

```
return(*fdc_data);
void dma_setup()
    dma->dcr = 0x80;
    dma \rightarrow ocr = 0xb2;
    dma->scr = 0x04;
    dma \rightarrow ccr = 0x00;
    dma \rightarrow cpr = 0x08;
    dma->mfc = 0x05;
    dma->dfc = 0x05;
    dma->mtc = BUFSIZE:
    dma->mar = diskbuf;
    dma->dar = (unsigned char *)fdc_data:
void dma_start()
    dma->ccr |= 0x80;
void wait_complete()
    while(!(dma->csr & 0x90))
void clear_flag()
    dma->csr = 0xff:
```

SASI

初代機以来、ハードディスクインタフェースとして採用されてきた SASI インタフェースは、専用 LSI もなく、比較的簡素な作りになっています。ここでは、SASI バスの扱いや SASI ディスクへのコマンドについて説明します。

SASIバスの概要

SASI (Shugart Associates System Interface) は、米国シュガート社が自社のハードディスクインタフェースとして設計したものです。パソコンの外付けハードディスク用のインタフェースとして普及し、利用されてきましたが、最近は SASI をもとに ANSI (American National Standard Institute) で標準化が行われた SCSI バスに移行してきています。 X 68000 でも、外付けハードディスクインタフェースとしては初代機以来 SASI インタフェースが装備されてきましたが、SUPER、XVI などでは SCSI に変更されています。


0·1 SASIディスクの構成

SASIバスでは、バス上に最大8つのコントローラが接続できるようになっており、それぞれ固有の番号(ID)が振られています。また、SASIコマンドでは各コントローラの ID とは別に

論理ユニット番号というものを設け、各コントローラの下に最大8台までのデバイスが接続できるようになっているため、理論上は最大64台までのデバイスが接続できることになります。ただし、市販されているほとんどのコントローラでは論理ユニット番号のうち'0'と'1'しかサポートされておらず、また、Human 68 K でも、それに準じているため、実際に使用できるのは16台までとなっています。SASIハードディスクの接続例を図1に示します。

また、ハードディスク内蔵機では内蔵ディスクに ID を 1 つ使用してしまいますので、外部に接続できるのは 14 台、内部とあわせて 15 台までのディスクが使用可能となります。

●図……1 SASIハードディスクの接続




SASIバスによるアクセスでは、ホスト (この場合は X 68000) がデバイスをリード/ライト するのは一定の大きさのブロックと呼ばれる単位で行われ、ディスクの先頭から順番に振った ブロック番号によって、どのブロックをアクセスするかを指定します。ブロック番号からトラック番号やセクタ番号などへの変換はハードディスクコントローラ側で行いますので、ホスト は実際のディスク上にどのようにデータが記録されているかを気にすることなく、単純にアクセスするブロック番号を指定するだけですむわけです。ブロックの大きさは X 68000 用のディスクでは 256 バイトとなっています。

0·2 SASIバス信号

SASIバスの信号を図2に示します。SASIバスは、8 ビットのデータバスと8本の制御信号から構成されています。SASIバスの信号はどれも反転信号となっており、X 68000 側で'1'をセットすると、バス上は'Low'レベルに、'0'だと'High'レベルになります。それぞれの信号の意味は次のようになっています。

●図····· 2 SASIバス信号



'H'レベル: 2 ~ 5.25 V
'L'レベル: 0 ~ 0.8 V

0·01 DATA (データバス)

8 ビットの DATA ラインは、ホストとコントローラの間のコマンドやデータ、ステータスの やりとりなどを行うために使用されます。

0.02 SEL (Select)

ホストが8台のコントローラの中からどれをアクセスするかを決めるために使用します。

0.03 BSY (BUSY)

SASI バスが使用中であることを示す信号で、コントローラ側が出力します。ホストから選択されたコントローラは BSY 信号を'1'('Low'レベル) にし、以後、コマンドの処理が完了するまで、BUSY 状態を継続します。

0.04 REQ (Request)

コントローラがホストにデータ転送を要求していることを示す信号です。通常は'0'('High' レベル) で、要求時'1'('Low'レベル) になります。ホストは、REQ 信号に対してデータの読み出しや書き込みを行った後、ACK 信号で応答します。

0.05 ACK (Acknowlege)

REQ信号に対し、ホストが応答を示すために使用する信号です。リード要求だった場合には DATA ライン上のデータを引き取った後に、ライト要求だった場合には DATA ライン上に データをセットした後に ACK を'1'('Low'レベル)にし、コントローラが REQ を'0'にしたら ACK を'0'に戻すことで1回分のデータ転送が終了します。このようなやりとりの方法を REQ -ACK ハンドシェークと呼ぶこともあります。

0.06 I/O (Input/Output)

コントローラがホストに対して DATA ラインの方向 (データの引き取りを要求しているのか、書き込みを要求しているのか) を示すために使用されます。'1' ('Low'レベル) のときにはコントローラからホスト (Input) 方向, '0'のときにはホストからコントローラ (Output) 方向であることを示します。

0.07 C/D (Command/Data)

DATA ラインの内容がデータであるのか、コマンド/ステータスであるのかを示します。'0' ('High'レベル) のときにはデータであることを示します。

0.08 MSG (Message)

I/O, C/D ラインと組み合わされて、DATA ラインの内容がメッセージバイトであることを示します。メッセージバイトは、バス動作の最後に転送されるため、この信号が'1'('Low'レベル) のとき、バス動作の最後のサイクルであることを示すと考えることもできます。


0.09 RST (Reset)

ホストが SASIバスを初期化するために使用する信号です。この信号を'1'('Low'レベル)にすると、SASIバス上のコントローラはすべてリセットされます。データライト中であっても強制的にリセットされますので、使用にあたっては十分注意してください。

0·3 SASIバスのフェーズ遷移

SASIバスはいくつかのバス状態を移行しながら動作します。この各状態をフェーズと呼びます。SASIの基本的なフェーズ遷移は434ページの図3のようになっています。

●図……3 SASIバス遷移図



0.01 バスフリーフェーズ

バスが使用されていない状態であり、バス動作はここからスタートします。リセット後、バスはこの状態になります。

0.02 セレクションフェーズ

ホスト (X 68000) が SASI上の8つのコントローラの中からどれを使用するかを決めるフェーズです。

0・03 コマンドフェーズ

セレクションフェーズで選択したコントローラに対して何を行うかを伝えるフェーズです。 コマンドがディスクのリード/ライトやコントローラのステータス読み出しなど、データ転送を 必要とするものであった場合にはデータ転送フェーズに、必要ない場合にはステータスフェー ズに移行します。

0.04 データ転送フェーズ

ホストとコントローラの間でデータの転送を行うフェーズです。転送するデータ量は、コマンドフェーズで与えたコマンドやパラメータで決まります。

0・05 ステータスフェーズ

コントローラがホストに対してコマンドの実行結果を知らせるもので、1バイトのデータが返されます。正常終了した場合は\$00、なんらかのエラーがあった場合には\$00以外のデータ (通常, \$02を返すようです) が返されます。ホストは\$00以外が返されたら、REQUEST SENSE STATUS コマンドを使ってセンスステータスを引き取るようにします。

0・06 メッセージフェーズ

転送サイクルの最後に行われるフェーズです。メッセージバイトと呼ばれる 1 バイトデータ が返されます。一般的な SASI デバイスでは\$00 (コマンドコンプリートメッセージ) を返すだけのようです。

0·4 SASIのバス動作

SASIバスのおおまかな動作について説明しましたので、次に SASIバスの動作を信号線の動きから見ていきましょう。図 4 にバスフリーフェーズから始まってふたたびバスフリーフェーズに戻るまでの SASIバスの動作の例を示します。この図では信号線が上にあるときが'1' (実際のバス上は'Low'レベル)、下にあるときが'0' (バス上は'High'レベル) となっています。また、これらの信号のうち、ホスト (X 68000) 側が操作するのは SEL と ACK のみで、残りはすべてコントローラ (ハードディスク) 側が動かす信号です。データラインは省略しています。

0.01 バスフリーフェーズ


バスフリーフェーズ時は、すべての信号は'0'になっています。ホストは、バスがこの状態にあることを確認してからセレクションフェーズを開始します。


0.02 セレクションフェーズ

ホストは、バス上に ID 番号をセットして、SEL 信号を'1'にします。ID 番号は、 $0 \sim 7$ がそれデータラインのビット $0 \sim U$ でいった 7 に対応しており、選択したいコントローラの ID 番号に対応するビットだけが'1'となったデータをバス上に出力します。たとえば、ID 0 のコントローラを選択するときは01、ID 0 なら01 をバス上に出力させるわけです。

セレクションがうまくいくと、選択されたコントローラが BSY 信号を'1'にして応答してきますので、SEL を'0'に戻してセレクションフェーズを終了します。BSY 信号は、最後のメッセージフェーズが終了するまで'1'になったままになります。これによって、SASI バスが現在

●図····· 4 SASIバス動作例





動作中であるか否かを判断することができます。

いつまでも BSY にならないときは、コントローラが存在しないものと見なして、SEL を'0' に戻し、エラー終了させればよいでしょう。

X 68000 ではセレクション用のポートがあり、そこにデータを書き込むと自動的にデータが出た後、SEL 信号が動作するようになっています。

0.03 コマンドフェーズ

セレクションが終了すると、コントローラからコマンドの転送要求がきます。I/O、C/D、MSG は、それぞれ'0'、'1'、'0' (アウトブット方向、コマンド、メッセージではない)となり、REQ 信号が'1'となってホストにコマンド転送を要求しますので、ホストはコマンドをデータラインにセットした後、ACK を'1'にしてコントローラに応答します。

コントローラは、ACK を受け取ると REQ を'0'に戻しますので、ホストはこれをみて ACK 信号を'0'に戻します。

このような REQ-ACK ハンドシェークを繰り返して、コマンドとそれに付随するパラメータをコントローラに与えて、コマンドフェーズが終了します。SASI ディスクの基本的なコマンドはすべて 6 バイト長ですので、ほとんどの場合、REQ-ACK ハンドシェークは 6 回行われることになります。

X 68000 では、データポートにアクセスすると、自動的に ACK 信号を返してくれるようになっていますので、ACK 信号の操作を気にする必要はなく、REQ 信号の監視だけをしていればよいようになっています。

0.04 データ転送フェーズ

データ転送フェーズでは、コントローラは C/D を'0'に戻し、ホストからの書き込みの場合には I/O を'0'、読み出しの場合には I/O を'1'とします。 MSG は'0'のまま保持されます。

信号線をこの状態に保ったまま、ふたたび REQ-ACK ハンドシェークを行って必要な数の データのやりとりが行われます。コマンドフェーズのときと同じようにデータポートへのアク セスで自動的にハンドシェークを行ってくれます。

データ転送は CPU で 1 つ 1 つ送るだけでなく、DMA で行うこともできます。後で紹介する サンプルプログラムでは、データ転送フェーズを DMA 転送で行っていますので参考にしてく ださい。

0.05 ステータスフェーズ

ステータスフェーズは、C/D、I/Oとも'1'となり、1 バイトのステータスバイトを送ってきます。ホストは、REQ-ACK ハンドシェークでこのデータを引き取ります。

0.06 メッセージフェーズ

コントローラ側はステータスフェーズが終了すると、MSG 信号を'1'にしてメッセージフェーズであることを示し、メッセージバイトの引き取りを要求してきます。ホストは、REQ-ACKハンドシェークによって、このデータを引き取ります。これにより一連のバス動作が終了しますので、コントローラは BSY を含め、すべての信号を'0'にし、バスフリーフェーズに復帰します。

0·5 SASIインタフェースポート一覧

SASIバスを制御するための I/O ポートは図5のようになっています。

\$E96001 は SASIバスのデータのリード/ライトポートで、このポートにアクセスすると、自動的に REQ-ACK ハンドシェークが行われます。これによりソフトウェアで REQ 信号をチェックしながら ACK 信号を操作する手間を省くことができます。コマンドフェーズやデータ転送フェーズでは、DMA のチャンネル#1 を使って転送を行うことができるようになっています。DMA リクエスト信号は、REQ が'1'になったときにアクティブになり、ACK 信号が'1'になったときに復帰します。

●図……5 SASIインタフェース ポートアドレス一覧

アドレス	READ WRITE	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	備考
\$E96001	R/W				DA	TA			SASIデータ入出力	
	R		0		MSG	C/D	1/0	BSY	REQ	SASIステータス入力
\$E96003	w				DA	DATA				SEL信号を'0'(Hレベル)にする (DATAはSASIバスに出力される)
\$E96005	w		データ任音						RST信号を約300μs間 1 (L レベル) にする	
\$E 96007	W				DA	TA				DATAをSASIバスに出力するとともに SEL信号を1'(Lレベル)にする

\$E96003 番地は、読み出すと SASI の制御信号の状態が確認できます。CPU は、このポートを読み出すことで、現在のフェーズなどを知ることができます。

\$E96003, \$E96007 番地の書き込みポートはセレクションフェーズ用につくられたポートで、データを書き込むと、そのデータが SASI バスに出力されるとともに、SEL 信号が'0'ないし'1'にセットされます。\$E96003 番地への書き込みデータは通常\$00 にします。

\$E96005 番地への書き込みは、SASIバスの RESET 信号を一定期間'1'にする信号です。このポートに書き込みを行うと、SASI上に接続されたハードディスクはすべてリセットされます。ディスクのリード/ライト中であっても強制的にリセットしてしまいますので、使用にあたっては十分注意してください。

0.6 SASIのコマンド

SASIディスクで使用するコマンドは図6のような6バイトデータになっています。この6バイトデータを転送順序どおり上から順にコントローラに送るわけです。

先頭の1パイト目はディスク側が行うべき内容を示すもので、オペレーションコードと呼ばれます。オペレーションコードはさらに上位3ピットと下位5ビットに分けられ、上位3ビットで、そのコマンドが一般的な用途なのか、メーカ独自のコマンドなのかといったクラス分けを行うようになっています。通常使うコマンドはクラス0ですので、上位3ビットはすべて'0'になっています。

次のバイトの上位3ビットは論理ユニット番号です。3ビットありますので、1つの ID の下に最大8個のユニットまで接続できるわけですが、実際には論理ユニット番号として使われているのは0と1だけですので、上位2ビットはつねに'0'となります。

●図 6 SASI コマンドの一般形

転送順序	bit7	bit6	bit5	bit4	bit3	bit2	bit 1	bit0	備考
0	コマ	ンドク	ラス		コマ	ンドコ	- F		オペレーションコード
1	論理:	ユニット	番号	論	理ア	ドレス	(上1	(立)	
2	論理アドレス(中位)								ユニット番号、 アクセス開始ブロック
3			論理	アドレ	ノス(下位)			
4			セク	タブ	עים	ク数			アクセスブロック数
5			コン		-11/	イト			通常すべて'0'で可

論理アドレスとセクタブロック数は、データをリード/ライトするときに有効なもので、リード/ライトを開始するブロック番号と、リード/ライトするブロックの数を指定します。1 ブロックのサイズは X 68000 では 256 バイトとなっています。

最後のコントロールバイトは、SCSIでは複数コマンドを連続実行するためのフラグなどに使われていますが、SASIではメーカによって扱いが異なるようですので、\$00で使用するのが無難です。

0·7 SASIの主要コマンド

SASIディスクのコマンドは、ディスクのリード/ライトなど、ごく基本的なもの以外に各メーカが独自に追加したものが数多くあり、「規格」とはとてもいえないような状況です。ここでは、これらの独自コマンドは無視し、どのメーカのものであってもほぼ備えていると思われる、主要な6つのコマンドについて説明しておくことにします。これらのコマンドの一覧を図7に示します。

なお、図8以降のコマンドの図の中で斜線が引いてあるビットは未使用の場合が多いのですが、メーカによっては勝手にメーカ独自の機能(たとえば、FORMAT DRIVE コマンドの論理アドレス部を、フォーマットを開始するブロック番号とするなど)に使用している場合がありますので、すべて'0'にしておくようにしてください。

●図……7 SASIの主要コマンド

コマン	101111	1 十 目	TO STAN			
オペレーション	コマンド クラス	コマンドコード	コマンド名	備考		
\$00	0	\$0	TEST DRIVE READY	ドライブがレディ状態かチェックする		
\$01	0	\$1	RECALIBRATE	ヘッドをトラック 0 に戻す		
\$03	0	\$3	REQUEST SENSE STATUS	エラーステータスの引き取り		
\$04	0	\$4	FORMAT DRIVE	ドライブの物理フォーマットを行う		
\$08	0	\$8	READ	データの読み取り		
\$0A	0	\$A	WRITE	データの書き込み		

0.01 TEST DRIVE READYコマンド

コマンドのフォーマットは図8のようになっています。このコマンドは、ディスクがレディ 状態 (動作可能な状態) にあるかどうかを調べるコマンドです。データ転送をともなわないの で、コマンド送出後、ステータスフェーズに移ります。ディスクがレディならステータスフェ ーズで\$00 が返されます (レディ状態にないときに返される値はメーカによって異なります)。

●図……8 TEST DRIVE READY コマンド

転送順序	bit7	6	5	4	3	2	1	bit0	備考
0	'0'	.0.	0'	0'	.0,	0	'0'	0	オペレーションコード: \$00
1	論理コ	= 7	一番号						
2									
3									
4				_					
5			+						

0.02 RECALIBRATEコマンド

ディスクのヘッドを 0トラックに戻すコマンドです。コマンドのフォーマットは図9のようになっています。少し前のハードディスクではトラック 0の位置だけはハード的にヘッド位置検出が行われますが、通常のトラック間移動の場合にはコントローラで前回との差分を判断して一定量移動させているだけでした。このため、一度ヘッドの位置がずれると、いくらヘッドを動かしてもずれたままとなり、エラーが頻発してしまいます。このようなときにはいったんハード的なセンサがあるトラック 0に戻してからアクセスしなおすことで救われます。このために設けられたコマンドが RECALIBRATE コマンドというわけです。いまどきの小型のハードディスクはヘッドからの出力信号をみて自動的に微調整を行いますので、このようなコマンドにあまり意味はなくなりました。たんにヘッドを 0トラックに移動させるために使用される程度でしょう。


●図····· 9 RECALIBRATE コマンド

転送順序	bit7	6	5	4	3	2	1	bit0	備考
0	'0"	0	.0.	.0,	.0,	.0,	.0,	1	オペレーションコード: \$01
1	論理:	129	十番号			_			
2				-					
3					1				
4		-							
5									

0.03 REQUEST SENSE STATUSコマンド

コマンドのフォーマットは図 10 のようになっています。エラーが発生した場合(ステータスフェーズのデータのビット 1 が'1'になっていたとき)、ホストは、このコマンドを送り、データ転送フェーズで4 バイトのステータスを引き取ります。エラーが発生した後、このコマンドが発行されるかりセットされるまで、ステータスフェーズで渡されるデータは正常に戻らないのが普通です。センスバイトのフォーマットは 444 ページの図 11 のようになっています。先頭バイトで、エラーの内容や論理アドレスの内容が有効であるか否かが判断できるようになっているのですが、この内容は800 がエラーなしという以外はメーカごとに異なっています。

●図----10 REQUEST SENSE STATUS コマンド




●図……11 センスバイトの構造

転送順序	bit 7	6	5	4	3	2	, 1	bit0	備	考
0	٧	エラ	ーク	ラス	I	ラー	J -	۴	V: 論理アドレス ることを示す	スの値が有効であ F('1'=有効)
1	(自由	に使	用可)	論	理ア	ドレ	ス(上	位)		
2			論理:	PFL	ノス(中位)			
3			論理:	アドレ	ノス(下位)			

0.04 FORMAT DRIVE コマンド

ディスクを物理フォーマットするコマンドです。コマンドのフォーマットを図 12 に示します。コマンド発行後のフォーマット処理は、すべてコントローラ側で行ってくれますので、ホストはステータスフェーズに移るまで何もすることはありません。

●図······12 FORMAT DRIVE コマンド



0.05 READコマンド

ディスクの読み出しを行うコマンドです。読み出しを開始するブロック番号とブロック数を 指定します。X 68000 では1 ブロックのサイズは 256 バイトです。コマンドのフォーマットは 図 13 のようになっています。

●図-----13 READ コマンド

転送順序	bit7	6	5	4	3	2	1	bit0	備考		
0	,0,	.0.	.0,	0	11	.0.	.0.	.0,	オベレーションコード: \$08		
1	論理:	1=7	卜番号	論	理ア						
2		論理アドレス(中位)							読み出し開始ブロック番号		
3			論理	アドロ	レス(下位					
4		1	セク	タフ	, חיי	ク数	,		読み出すブロック数		
5			-	1	0			7			

0.06 WRITEコマンド

コマンドフォーマットは図 14 のようになっています。先頭ブロック番号とブロック数を指定して、ディスクへの書き込みを行います。コントローラは、最低でもディスクの1 セクタ分のデータが揃うまでディスクへの書き込みは行いませんので、データ転送が遅くても問題はありません。

●図·····14 WRITE コマンド

転送順序	bit 7	6	5	4	3	2	1	bit 0	備考
0	,0,	.0.	.0,	'0'	11.	,0,	'1'	'0'	オペレーションコード: \$04
1	論理:	1=7	番号	論	理ア				
2		論理アドレス(中位)							書き込み開始ブロック番号
3		論理アドレス(下位)							
4	セクタブロック数							書き込むブロック数	
5					.0.				

サンプルプログラム

SASIディスクの読み出しを行うサンプルプログラムをつくってみましたので参考にしてください。起動時のパラメータでブロック番号を指定すると、そのブロック(256 バイト)の内容を表示します。エラー処理は何も行っていないので、ブロック番号が大きすぎたりすると、止まってしまいます。

このサンブルでは、データ転送フェーズを DMA 転送で行っていますが、このときの DMA の転送モードは'11' (最初の1パイトだけがオートリクエスト、残りは外部転送要求) に設定しています。当初、たんなる外部転送要求でよいのではないかと思っていたのですが、実際に行ってみると、転送が途中で止まってしまうことが多かったのでモードを変更しました。この場合、最初の1パイト目は REQ 信号の状態如何にかかわらず転送が行われてしまいますので、CPUで REQ 信号が'1'になっているのを確認してから、DMA をスタートさせるようにしています。

●リスト·····1 SASIディスクの読み出し

```
/*
* SASIハードディスクアクセステスト
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
#include <doslib.h>
struct DMAREG {
   unsigned char
                 csr:
   unsigned char
                 cer;
   unsigned short
                sparel;
   unsigned char
                 dcr;
   unsigned char
                 ocr;
   unsigned char
                 SCI:
   unsigned char
                 ccr;
   unsigned short
                 spare2;
```


```
unsigned short
                    mtc;
   unsigned char
                    *mar;
   unsigned long
                    spare3;
   unsigned char
                    *dar;
   unsigned short
                    spare4;
   unsigned short
                    btc;
   unsigned char
                    *bar;
                    spare5;
   unsigned long
    unsigned char
                    spare6;
                    niv:
    unsigned char
    unsigned char
                    spare7;
    unsigned char
                    eiv:
                    spare8;
    unsigned char
    unsigned char
                    mfc:
    unsigned short
                    spare9;
    unsigned char
                    spare10;
    unsigned char
                    cpr;
                    sparell;
    unsigned short
    unsigned char
                    spare12;
                    dfc;
    unsigned char
                    spare13;
    unsigned long
    unsigned short
                    spare14;
    unsigned char
                    spare15;
                    bfc:
    unsigned char
    unsigned long
                    sparel6;
                    spare17:
    unsigned char
    unsigned char
                    gcr;
volatile struct DMAREG
                        *dma:
volatile unsigned char
                        *sasi_data;
                        *sasi_status;
volatile unsigned char
                        *sasi_sel_off:
volatile unsigned char
                        *sasi_reset;
volatile unsigned char
                        *sasi_sel_on;
volatile unsigned char
#define BUFSIZE 0x100
unsigned char diskbuf[BUFSIZE];
#define BUSFREE_PHASE
                             0x00
#define SELECTION_PHASE
                             0x02
```

```
#define COMMAND_PHASE
                             0x0a
#define DATA_READ_PHASE
                             0x06
#define STATUS_PHASE
                             0x0e
#define MESSAGE_PHASE
                             0xle
#define REQ_BIT
                         0x01
void main():
void sasi_select();
void sasi_send_command();
void sasi_send_a_byte();
unsigned int sasi_get_status();
unsigned int sasi_get_message();
void wait_sasi_status();
void dma_setup();
void dma_start();
void dma_stop();
void wait_complete():
void clear_flag();
void main(argc, argv)
    int argc;
    char
            *argv[];
                    i, j, id, blk_no, blk_h, blk_m, blk_1;
    unsigned int
    unsigned char c;
    if (argc >= 2)
        blk_no = atoi(argv[1]);
           blk_no = 0:
    else
    if (argc >= 3)
        id = atoi(argv[2]);
    else id = 0:
    blk_l = blk_no & 0xff;
    blk_m = (blk_no >> 8) & 0xff;
    blk_h = (blk_no >> 16) & 0x1f:
    printf("Block# = %d(%06X)[%02X:%02X:%02X] Drive = %d\n".
                blk_no, blk_no, blk_h, blk_m, blk_l, id);
    for (i=0; i BUFSIZE; i++)
        diskbuf[i] = 0:
```

```
SUPER(0):
                   = (struct DMAREG *)0xe84040;
    dma
                   = (unsigned char *)0xe96001;
    sasi_data
                   = (unsigned char *)0xe96003;
    sasi_status
    sasi_sel_off = (unsigned char *)0xe96003;
                  = (unsigned char *)0xe96005;
    sasi_reset
                  = (unsigned char *)0xe96007;
    sasi_sel_on
    clear_flag();
    dma_setup():
    sasi_select(id);
    sasi_send_command(8, blk_h, blk_m, blk_l, 1, 1, 0);
    wait_sasi_status(DATA_READ_PHASE | REQ_BIT);
    dma_start();
    wait_complete();
    clear_flag();
    printf("STATUS = ");
    printf("%02XYn", sasi_get_status());
    printf("MESSAGE = ");
    printf("%02XYn", sasi_get_message());
    for (i=0; i < BUFSIZE; i+=0x10) {
        for (j=0; j<0x10; j++)
            printf("%02X ", diskbuf[i+j]);
        for (j=0; j<0x10; j++) {
            c = diskbuf[i+j];
            if ((c < 0x20) | |(c >= 0xe0) | | ((c >= 0x80) && (c < 0xa0)))
                printf(".");
                     printf("%c", diskbuf[i+j]);
            else
        printf("Yn");
void sasi_select(id)
    unsigned int
                    id;
    unsigned int
                   stat:
    if (stat = *sasi_status) {
        printf("SASI stat = %d\n", stat);
        exit(1);
    *sasi_sel_on = 1 << id;
```

```
wait_sasi_status(SELECTION_PHASE);
   *sasi_sel_off = 0;
void sasi_send_command(p1, p2, p3, p4, p5, p6)
    unsigned int pl, p2, p3, p4, p5, p6;
    sasi_send_a_byte(p1);
    sasi_send_a_byte(p2);
    sasi_send_a_byte(p3);
    sasi_send_a_byte(p4);
    sasi_send_a_byte(p5);
    sasi_send_a_byte(p6);
void sasi_send_a_byte(dat)
    unsigned int
                    dat;
    wait_sasi_status(COMMAND_PHASE | REQ_BIT);
    *sasi_data = dat;
unsigned int sasi_get_status()
    wait_sasi_status(STATUS_PHASE | REQ_BIT);
    return((unsigned int)*sasi_data);
unsigned int sasi_get_message()
    wait_sasi_status(MESSAGE_PHASE | REQ_BIT);
    return((unsigned int)*sasi_data);
void wait_sasi_status(dat)
    unsigned int
                    dat;
    while(*sasi_status != dat)
```

```
void dma_setup()
    dma->dcr = 0x80;
    dma->ocr = 0xb3;
    dma->scr = 0x04;
    dma \rightarrow ccr = 0x00;
    dma->cpr = 0x08;
    dma->mfc = 0x05;
    dma->dfc = 0x05;
    dma->mtc = BUFS1ZE;
    dma->mar = diskbuf;
    dma->dar = (unsigned char *)sasi_data;
void dma_start()
    dma->ccr \mid = 0x80;
void wait_complete()
    while(!(dma->csr & 0x90))
void clear_flag()
    dma->csr = 0xff;
```



SCSI

SCSI インタフェースは、SUPER 以降内蔵され、CD-ROM など新しいデバイスへの対応も期待されています。ここでは、 SCSI コントローラ LSI の扱い方と、SCSI ディスクのコマン ドについて説明します。

●1 SCSIの概要

SCSI インタフェースは、SASI をもとに複数ホストへの対応、コマンドの機能拡張などを行い、ANSI で規格化したものです。SCSI と SASI と比べたときのおもな違いをあげると、次のようになります。

- 複数ホストの構成に対応した
- ・時間のかかるコマンド処理の場合にいったんバスを切り離し(ディスコネクト),後で再接続する(リコネクト)機能が追加された
- ・バスの使用権の調停をするアービトレーションフェーズ、再接続のためのリセレクションフェーズが追加された
- ・イニシエータからターゲットへのメッセージ転送機能が追加された
- ・メッセージフェーズ、ステータスフェーズで返される値が規格化された
- ・複数コマンドの連続実行を指定するコマンドリンク機能の追加が行われた
- ・リード/ライトコマンドやセンスデータに拡張フォーマットが定義された

これらの変更にともない、呼び方もいくつか変更されています。大きな変更点としては、 SASIのホストとコントローラという名称がイニシエータとターゲットという名称となったこと、メッセージ転送が双方向になったことから、イニシエータからターゲットへのメッセージ 転送フェーズをメッセージアウトフェーズと呼ぶようになり、SASIのメッセージフェーズは メッセージインフェーズと改名されたという2点があげられるでしょう。

0·1 SCSIバスの構成

SCSI バスは、SASI と同様に最大 8 個のデバイスを接続できるようになっています。ただし、SCSI の場合にはイニシエータ (X 68000 本体) 自体も ID を必要としますので、バス上に接続できるのは 7 個までとなります。SCSI 上の 0 から 7 までの ID のうち、X 68000 はデフォルトでは ID # 7 を使用しています。


SCSIも、SASI同様に、論理ユニット番号を使用することで各IDの下に8台のユニットが、さらに SCSIの拡張仕様として設けられた EXTENDED IDENTIFY メッセージを利用すると、各IDの下に2048台のユニットが接続できることになるのですが、シャープが提供している標準のSCSIドライバでは、これらをまったく使用していない(コマンド中の論理ユニット番号は0のみとなります)ため、SCSIバス上に接続できるディスクは最大7台となっています。SCSIバスへのディスクの接続例を図1に示します。

アクセスの単位であるブロックの大きさは、Human 68 K の場合、SASI では 256 バイト固定でしたが、SCSI ドライバでは 256 バイト、512 バイト、1024 バイトのいずれでもかまわないようになっています。

0·2 SCSIバス信号

SCSI バスの信号を 456ページの図 2 に示します。信号線としては SASI が持っていた信号に、ATN 信号と DP (パリティ) が追加されたものとなっています。 SCSI 対応デバイスの傾向としてはパリティを使用するものが多くなってきていますが、 X 68000 の SCSI ドライバは、SCSI コントローラをパリティディセーブル(自分がデータを出力するときにはパリティを出力しますが、データ入力のときのパリティチェックは行わないモード) にプログラムして使っていますので、接続されるデバイスはパリティを使用していなくてもかまいません。


●図·····1 SCSI ディスクの接続



0.01 ATN信号

SCSI になって追加された ATN 信号は、イニシエータ(通常は X 68000)からターゲット (ディスクなど) に対して、データ転送中のエラー通知や動作モード設定などを要求する信号です。イニシエータとターゲットがはっきりしている状態 (バスフリーフェーズやバス使用権の 調停を行うアービトレーションフェーズでない状態) であれば、イニシエータは、いつでも ATN 信号を'1' (Low レベル) にしてターゲットに通知したい内容があることを示すことができます。通知する内容を実際に送るフェーズは、メッセージアウトフェーズと呼ばれます。ターゲットは都合のよいときにメッセージアウトフェーズに移行して、イニシエータからの通知を受け取ります。


●図-----2 SCSIバス信号



0·3 SCSIバスのフェーズ遷移


SASIから SCSIへの移行で増やされたフェーズは、バス使用権の調停をするアービトレーションフェーズ、ATN 信号のところでも触れたメッセージアウトフェーズ、ターゲットからイニシエータへ再接続を要求するリセレクションフェーズの3つだけなのですが、これらのどれもがフェーズ遷移として整理しにくいものであることから、一般的な形に表そうとすると図3のようになります。

●図……3 SCSIバス遷移図 (規格書より)



これではいささかわかりにくいので、具体的なフェーズ遷移の例をディスクの読み出しを例に図示してみたのが 458 ページの図 4 です。これをもとに、バス遷移をかんたんに説明しておきましょう。この例では、コマンドを受け取った後、いったんバスを切り離し、読み出すデータが揃った時点で再接続するという、やや SCSI らしい動作を行わせています。

●図····· 4 SCSIバス動作例(ディスク Read)



0.01 バスフリーフェーズ

バスがまったく使用されていない状態です。バス動作はここからスタートします。

0・02 アービトレーションフェーズ

バスの使用権の調停を行います。バスを使用したいものが、データバス上に各自の ID 番号を出力し、もっとも優先度の高い(もっとも優先度が高いのは ID #7:通常は X 68000 本体)ものがバスの使用権を獲得します。ここで負けたものはふたたびバスフリーフェーズになるまで待たされます。

0・03 セレクションフェーズ

バスの使用権が得られたイニシエータは、セレクションフェーズによってターゲットを選択します。SASIのセレクションフェーズと同じようなものですが、データバス上にはターゲットの ID だけでなく、自分の ID 番号にあたるビットも'1'にするところが違います。これは、ターゲットに対して誰が自分にアクセスしにきたかを伝え、後で述べるリセレクションフェーズが実行できるようにするためです。

また、この例ではセレクションフェーズのときに ATN を'1'にしています。ATN を'1'にするのはオプションであり、'0'のままにしておいてもかまわないのですが、この例では、ターゲットに対してディスコネクト処理を行ってもよいことを伝えたいので、ATN 信号を使用し、次のメッセージアウトフェーズを要求しています。

0・04 メッセージアウトフェーズ

セレクションフェーズのときに ATN を'1'として選択されたので、ターゲットはコマンドフェーズに移る前にメッセージアウトフェーズに移行してイニシエータからのメッセージを受け取ります。

イニシエータは、ここで IDENTIFY メッセージを送り、この中でディスコネクト処理有効を伝えます。

0・05 コマンドフェーズ

イニシエータからのメッセージを受け取ったターゲットは、次にコマンドフェーズに移行し、イニシエータからのコマンドを受け取ります。このフェーズの動作は SASI のときとなんら変わりません。

0・06 メッセージインフェーズ

SASIでは、この後、実際のデータ転送が始まるまでバスは BUSY になったまま (BSY 信号が'1'になったまま)でしたが、実際には READ コマンドを受け取った後、データが揃うまでにはかなり時間がかかるため、ターゲットはここでバスをいったん切り離し、バスフリーフェーズに移行します。

ターゲットは、メッセージインフェーズ(SASIでいう、メッセージフェーズ)に移行し、イニシエータに対して DISCONNECT メッセージを送り、バスの一時切り離しを通知します。この後、イニシエータ、ターゲットともバスの使用権を放棄し、SCSI バスはふたたびバスフリーフェーズに移行します。

0.07 バスフリーフェーズ

いちばん最初のバスフリーフェーズとなんら変わるところはありません。ただ、内部的には、 先ほどまでのイニシエータはターゲットからのリコネクトを待っていますし、ターゲットはデ ータの読み出しを行い、イニシエータへの転送の準備を行っています。

0・08 アービトレーションフェーズ

データの用意ができたターゲットは、アービトレーションフェーズに参加し、バスの使用権 獲得を行います。ここで負ければ、次のバスフリーフェーズまで待たされることになります。

0・0 9 リセレクションフェーズ

バスの使用権を獲得できたターゲットは、リセレクションフェーズに入り、イニシエータと 再接続します (ここでリセレクションでなく、セレクションフェーズに入ってしまうと、自分 がイニシエータとして動作することになってしまいます)。最初のセレクションフェーズでイ ニシエータが渡した ID は、このフェーズで必要になるわけです。

●・●10 メッセージインフェーズ

ターゲットはイニシエータに対して IDENTIFY メッセージを送ります。このメッセージの中にある論理ユニット番号によって、イニシエータはどの論理ユニットの処理結果を受け取るのかを知ることができます。

0・011 データインフェーズ

ターゲットからイニシエータに対し、ディスクから読み出したデータの転送を行います。転送は SASI 同様、REQ-ACK ハンドシェークで行われます。

●・12 ステータスフェーズ

SASIのときと同様、コマンド実行結果のステータスを受け取ります。SASIでは\$00の正常ステータス以外はメーカごとに勝手に割り振っていましたが、SCSIではステータス番号と内容が規定されています。

0・013 メッセージインフェーズ


SASI のときのメッセージフェーズと同様です。通常は\$00 (COMMAND COMPLETE) メッセージが返されます。これでコマンド処理は終了し、SCSI バスはふたたびバスフリーフェーズになります。


SASIのときに比べると、面倒になったように思えますが、これはディスコネクト/リコネクト機能を使っているためです。SCSIでは、これらを使用しない動作も可能となっており、この場合の動作はセレクションの前にアービトレーションフェーズがくる以外はSASIのときとほとんど同じです。後に紹介するサンプルプログラムでも、簡略化のため、ディスコネクト/リコネクト機能は使用していません。

0·4 SCSIのバス動作


先ほどのフェーズ遷移を信号の動きで追いかけたのが図5と図6です。ほとんどはSASIと同じですので、ここでは追加されたアービトレーション、メッセージアウト、リセレクションの各フェーズを見ておくことにしましょう。

●図……5 SCSIバス動作例(その1)





●図·····6 SCSIバス動作例 (その2)



0.01 アービトレーションフェーズ

アービトレーションフェーズは、データライン上の自分の ID に相当するビットと BSY 信号を'1' ('Low') にすることで開始されます。アービトレーションに参加したいデバイスは、BSY 信号が'1'になってから、 $1.8\,\mu s$ 以内に自分の ID に相当するビットを'1'にします。

BSY が'1'になってから 2.2 μs 後に、データラインが読み出されます。自分の ID よりも優

先順位の高いビットが'1'になっていないときは、そのデバイスがバスの使用権を獲得します。 優先順位は固定で、ID#7がもっとも高く、ID#0がもっとも低くなっています。X 68000 の SCSIドライバでは、自分の IDのデフォルト値を#7に設定しています。

0.02 メッセージアウトフェーズ

I/O, C/D, MSG がそれぞれ'0', '1', '1'となります。メッセージインフェーズのときとは I/O が逆になっています。メッセージデータのやりとりを REQ-ACK ハンドシェークで行うのは SASI のときと変わりません。

0.03 リセレクションフェーズ

セレクションフェーズでは I/O, C/D, MSG がそれぞれ'0', '0', '0'でしたが、リセレクションフェーズではデータバスの向きがターゲットからイニシエータに向きますから、I/O が逆になり、'1'、'0', '0'の状態で SEL 信号が'1'になります。

2 X68000のSCSIインタフェースの概要

X 68000 の SCSI インタフェースは、オプションボードで対応するものと標準で内蔵したものの2種類があります。これらは使っている LSI (SPC: SCSI プロトコルコントローラ) こそ同じですが、ボートアドレスや割り込みなどは変更されており、SCSI 内蔵モデルに SCSI インタフェースボードを取り付けることも可能になっています。

また、これらとあわせ、SCSI対応にするため、従来未使用であった SRAM の領域に新たな情報の追加などが行われています。

ここでは、これらの機種間の違いや、新たに追加された情報などについて説明します。

0·1 SCSI関連ポート,割り込み

X 68000 の SCSI インタフェースのポートアドレスや割り込みの配置などは図 7 のようになっています。表中、SCSI-ROM というのは、SCSI からブートするための IPL などが書き込まれた ROM、SCSI-ROM 識別ラベルは、そのアドレスにあるものが SCSI-ROM であることを識別するために書き込まれている文字列です。SCSI 内蔵タイプでは、\$FC0024 からの5 バイトに'SCSIIN'という文字列が、CZ-6BS1 では\$EA0044 からの5 バイトに'SCSIEX'という文字列が書き込まれています。

●図····· 7 SCSI 関連アドレス等

条 件	SCSI内蔵モデル	拡張ボード(CZ-6BS1)			
SPCのボートアドレス SCSI-ROMのアドレス SPCの割り込みレベル ル ベクタ SCSI-ROM識別ラベル	\$E96021 - \$E9603F \$FC0000 - \$FC1FFF レベル1 \$6C \$FC0024 - \$FC0029 \$53435349494E (SCSLIN)	\$EA0001-\$EA001F \$EA0020-\$EA1FFF レベル2と4を選択可 \$F6 \$EA0044-\$EA0049 \$534353494558 (SCSIEX)			

9·2 IPL-ROMの内容

X 68000 の SCSI 内蔵でないモデルでは、IPL-ROM 領域 256 K バイトのうち、前半の\$FC 0000~\$FDFFFF の 128 K バイトの領域は使用されておらず、アクセスすると、後半(\$FE 0000~\$FFFFFF) と同じものが読み出されるようになっていましたが、SCSI 内蔵モデルでは、この領域のうち、\$FC0000~\$FC1FFF の 8 K バイトを SCSI 用の IPL プログラム領域として使用し、残りの\$FC2000~\$FDFFFF はすべて\$FF になっています。

また、SCSI内蔵モデルでは、内部メモリ容量のデフォルト値を2Mバイトとしているため、IPL-ROM中の\$FF079B番地の内容が\$10から\$20に変更されています。

0·3 SRAMの内容

SCSI 対応化にともない、SRAM の\$ED006F, \$ED0070, \$ED0071 番地が使用されるようになりました。この内容を図 8 に示します。



\$ED006F 番地は、\$ED0070、\$ED0071 の内容が有効であるか否かのフラグとして用いられており、有効であるときは\$56(ASCII コードで'V')が書き込まれます。'V'が書き込まれていない場合には、\$CSI ローダプログラムが'V'を書き込むとともに、\$ED0070 を\$07、\$ED0071 を\$00 に設定します。

\$ED0070のビット 3 は、\$CSI内蔵タイプに \$CSIオプションボードを取り付けた場合、どちらの \$CSIを使用するかのフラグで、`0`のときは内蔵 \$CSI、`1`のときには \$CSI オプションボードを使用します。\$ED0070 の下位 3 ビットは自分自身の \$D 番号です。\$CSI ローダによる初期設定値では、\$CSI は内蔵のものを使用し、\$D は 7 となります。

SED0071 番地は、SCSI インタフェースに SASI ディスクを接続することを考慮したものです。SASI ディスクを接続したときには SASI ディスクの ID 番号に相当するビットを'1'にします。SCSI ローダによる初期値はすべて'0'、すなわち、SASI ディスクは接続されていないという設定になります。

0·4 SCSI装置のメディアバイト

SCSI はハードディスクだけでなく、光磁気ディスクなど、さまざまな種類のデバイスが接続できる可能性があります。これに対応し、現在、SCSI 装置のメディアバイトとして、次の4種類が予約されています。

・\$F7 ハードディスク

- · SF6 光磁気ディスク
- · \$F5 CD-ROM
- · \$F4 DAT

CD-ROM と DAT は現在('92年2月現在),まだ正式なサポートは表明されていませんが、将来を見越して番号は予約されています。

0.5 SCSIデバイスパラメータ

SCSI装置の先頭セクタには、そのデバイスがイジェクト可能であるか否かなどの情報を集めたデバイスパラメータと呼ばれる16バイトのデータが書き込まれます。この内容は図9のようになっています。

●図·····9 SCSIデバイスパラメータの内容

先頭からの オフセット	内容	備考
\$ 00	\$58	
\$ 01	\$36	
\$ 02	\$38	
\$ 03	\$53	** TIL " V CO COCCIA"
\$ 04	\$43	文字列 "X68SCSI1"
\$ 05	\$53	
\$ 06	\$49	
\$ 07	\$31	
\$ 08	BLEN(上位)	
\$ 09	BLEN(下位)	1セクタのバイト数
SOA	BLOCK	
SOB	Num(上位)	
\$0C	"	使用可能な論理ブロック数
\$0D	//(下位)	
	11 (L DE)	
\$0E	RW	\$00以外: SCSI拡張リード/ライトコマンド使用可 \$00 : // 不可
\$0F	EJ	\$00以外:EJECT (メディア交換) 可 \$00 : " 不可

0·6 SCSIハードディスクの管理情報

SCSI ハードディスクには、先頭からデバイスパラメータやパーティション情報などが書き込まれます。この内容は図 10 のようになっています。Human 68 K では、ディスク管理の単位が 1 K バイトに固定であるため、表のセクタ値も 1 K バイト単位となっています。SCSI ドライバは、ディスクの 1 ブロックが 256 バイトや 512 バイトの場合には 4 つないし 2 つをまとめて 1 K バイト単位で扱います。

●図……10 SCSI ディスクの管理情報

セクタ番号。	内 容
\$00	SCSIデバイスパラメータ
\$01	第1 IPL
\$02	パーティション管理情報
\$03-\$1F	SCSIディスクドライバ予約領域
\$20	第2 IPL
\$21	第1 FAT (大きさは容量によって変わる)
?	第2FAT (//)
?	ルートディレクトリ
?	データエリア

*: OS管理上のセクタ(1セクタ=1Kパイト)を単位とする

9·7 SCSIコントローラとDMA

SPC とのデータやコマンドの転送には DMA が使用できるようになっていますが、SCSIドライバでは、この DMA 転送に DMAC のチャンネル#1を使用しています。このチャンネルは、従来機種の SASI用 DMA チャンネルと共用になっていますので、SASIと SCSIの両方を使用するような場合には DMA の設定に注意が必要です。

SASI インタフェースでは、SASI の REQ 信号が DMAC の DREQ (DMA 転送要求) に接続されており、DMAC は DREQ 信号を受け付けると、CPU からバスの使用権を譲り受け、おもむろに転送を開始するという、ごく普通の方法で行っています。ところが、SCSI インタフェースは少し変わった方法を使用しています。

SPC は、DMA 転送要求信号を持っているのですが、X 68000 では、これを DMAC には接続しておらず、DMAC は通常のメモリーメモリ間転送にプログラムします。このままでは、DMA と SPC の転送要求の同期がとれませんので、DMA はまるで意味のないデータを引き取ってしまうことになります。そこで、X 68000 の SCSI インタフェースでは、SPC の DMA

転送要求信号を DTACK (Data Transfer Acknowlege) 信号の作成に使用することで、 DMA 転送要求が発生するまで DMA を待たせてしまう方法をとっています。

DTACK 信号というのは、CPUや DMA がアクセスにきたときに、アクセスされた側がデータ転送の完了を示す信号で、通常は周辺デバイスがアクセス速度についていけないときに CPUや DMA を待たせるために使用される信号です。SCSI インタフェースでは、SPCの DMA 要求信号を、この DTACK 信号の作成に使用し、DMA 転送要求がくる前にアクセスされると、DMA 転送要求が発生するまで動作を停止させてしまうようにしているのです。ただ、このようにすると、プログラムのミスなどで DMA 転送要求が発生しないようになると、そのままハングアップしてしまいますので、約8 μ s たっても SPC からの DMA 転送要求が発生しないと、バスエラーを発生させて強制的に回復させるようにしています (DMAC はバスエラーが返されると転送を停止します)。

イメージとしては、DMACがアクセスにくるとそれをつかまえておき、SCSIバスからデータがくるとそれを引き取らせて手を離す感じです。ただ、つかまえたままにしておくと、だれも動けなくなってしまうので、一定期間 $(8\,\mu s)$ たってもデータがこないようなら、エラーとして転送を中断させるわけです。

● 3 SPC(SCSIプロトコル コントローラ)

SASI は専用 LSI と呼べるものがないため、インタフェースはたんなる I/O ポートにすぎませんでしたが、SCSI は ANSI での規格化がはかられたこともあり、いくつもの専用 LSI がつくられています。X 68000 では、SCSI コントローラ LSI として、富士通の MB 89352 (SPC: SCSI プロトコルコントローラ) が使用されています。この LSI は、SCSI バス制御に必要な機能の多くをハードウェア化しており、ソフトウェアによるバス動作管理の手間がかなり軽減されるようになっています。

Ø·1 SPCのレジスター覧

SPC のレジスタのアドレス配置を 471 ページの図 11 に示します。 これらのレジスタのおおまかな機能は次のようになっています。

アドレス	READ/ WRITE	bit 7	. 6	. 5	. 4	3	2	1	bit 0	レジスタ名称
+\$1	R	1D #7	1D #6	1D #5	1D #4	1D #3	1D #2	1D #1	1D #0	BDID
1 9 1	W							ID		(Bus Device ID)
+\$3	R/W	Reset & Disable	Control Reset	Diag Mode	Arbitration Enable	Parity Enable	Select Enable	Reselect Enable	Interrupt Enable	SCTL (SPC Control)
+\$5	R/W	Comm	and Code	9	RST	Intercept Transfer	Tran	sfer Mod	ifire	SCMD (SPC Command)
150	R	Selected	Reselected	Dis- Connected	Command Complete	Service Required	Timeout	SPC Hard Error	Reset Condition	INTS
+\$9	w		(Reset In		(Interrupt Sense)					
160	R	REQ	ACK	ATN	SEL	BSY	MSG	C/D	1/0	PSNS (Phase Sense)
+ \$ B	W	Diag REQ	Diag ACK	Xfer Enable	/	Diag BSY	Diag MSG	Diag C/D	Diag I/O	SDGC (SPC Diag Control)
+ \$ D	R	Conne	cted.	SPC Busy	Transfer in Progress	SCS1 Resetin	TC=0	DREG St	atus Empty	SSTS (SPC Status)
+\$F	R	Data Er SCS1	ror SPC	Xfer Out	.0.	TC Parity Error	,0,	Short Transfer Period	.0.	SERR (SPC Error Status)
+\$11	R/W	Busfree INT Enable			0		MSG T	ansfer Pl	nase I/O	PCTL (Phase Control)
+\$13	R			0			М	BC		MBC (Modified Byte Counter)
+\$15	R/W				Da	ita				DREG (Data Register)
+\$17	R		Temporary Data							TEMP
					1					(Temporary Register)

Temporary Data

Transfer Counter (上位)

Transfer Counter(中位)

Transfer Counter (下位)

●図……11 SCSIコントローラ レジスター覧

ベースアドレス; SCSIインタフェースポード (CZ-6BS1) ······ \$EA0000 SCSI 内蔵モデル ····· \$E96020

BDID レジスタ自分の ID 番号の設定/読み出しを行います

W

R/W

R/W

R/W

+\$19

+\$1B

+\$1D

- ・ SCTL レジスタ SPC の動作モードや付属機能を使うか否かの選択を行います
- ・ SCMD レジスタ SPC に対する動作コマンドの指示やデータ転送モードの選択を行います

TCH

TCM

TCL

(Transfer Counter High)

(Transfer Counter Mid)

(Transfer Counter Low)

- ・ INTS レジスタ SPC の割り込み要因の判別や割り込み要因のリセットを行います
- ・ PSNS レジスタ SCSI バスの制御信号の状態が読み出されます
- SDGC レジスタSPC の自己診断用です。通常は使用しません
- SSTS レジスタ
 SPC と SCSI バスの間の接続状態や SPC 内部のバッファの状態などが読み出されます
- SERR レジスタ
 パリティエラーや SPC のハード的な異常が発生したときのエラーステータスです
- PCTL レジスタ
 CPU が SPC に対して、次にどのフェーズで動作するつもりであるのかを明示するのに使用します
- MBC レジスタ
 SPC 内部のバッファと CPU とのデータ転送数を制御するカウンタです。初期値は TCL レジスタの下位 4 ビットがセットされます
- DREG レジスタ
 DMA による転送を行うときは、このレジスタを通じてデータ転送を行います。このレジスタは8バイトの FIFO (First In First Out) バッファとなっています。
- · TEMP レジスタ

SPCは、転送作業のほとんどを LSI で自動的に行うハード転送モードのほか、SASI インタフェースのように、SCSI の信号をチェックしながら信号の制御を行うマニュアル転送モードを持っています。このマニュアル転送のときに SCSI とのデータ転送に使用するのが TEMP レジタです

TEMP レジスタはこのほか、アービトレーション/セレクションのときに出力する ID 設定 用のレジスタとしても使用されます

TCH/TCM/TCL (転送バイトカウンタ) レジスタ
 3バイト (24 ビット) の転送バイト数カウンタです。ハード転送のときに SCSI 上で 1バイトの転送が行われるごとにデクリメントされ、転送すべき残りバイト数を保持するほか、セレクションフェーズのときのタイムアウト時間設定用のレジスタとしても使用されます


次に、それぞれのレジスタの中身をもう少し詳しく見ていくことにしましょう。

9·2 BDIDレジスタ

ビット配置は図 12 のようになっています。書き込み時は、レジスタの下位 3 ビットで 0 ~ 7 までの ID 番号を設定します。読み出し時は、設定した ID 値に対応するビットだけが 1 'になったデータが読み出されます。たとえば、ID として807 を書き込むと、ビット 7 だけが 1 'になったデータ、すなわち、880 が読み出されます。

このレジスタから読み出されるデータは、アービトレーションフェーズでバス上に出力されるものと同じです。

●図……12 BDID レジスタ (ベースアドレス+\$01)




Ø·3 SCTLレジスタ

ビット配置は 474ページの図 13 のようになっています。

000:

11

●図……13 SCTL レジスタ (ベースアドレス+\$03)



SPC内レジスタおよび制御回路のリセット

1:リセットする

0:通常動作

各ビットの意味は次のようになっています。

bit 7: Reset & Disable

SPC全体のリセット信号に相当します。'1'を書き込むとリセットされます。ハードウェアリセット時(電源 ON 直後や本体の RESET スイッチが押されたとき)にも、このビットは'1'に設定されます。SPCは、SCSIバスと完全に切り離された状態になり、外部からのセレクションなどには応答しなくなります。リセット後、SPCを使用しはじめる前に、このビットを'0'にしなくてはなりません。

bit 6 : Control Reset

SPC 内部のデータ転送制御回路だけをリセットします。'1'を書き込むと、'0'に戻すまでリセ

ットしたままとなります。このビットを'1'にしても、SCSI との結合関係には変化はありません。

bit 5: Diag Mode

SPC を自己診断モードにするためのもので、このビットを'1'にすると、自己診断モードになります。このモードでは、SPC は SCSI と完全に切り離され、かわりに SDGC レジスタへの設定値が SCSI バスの状態であるかのように動作します。

bit 4: Arbitration Enable

セレクション/リセレクションフェーズの前にアービトレーションフェーズを実行するか否かを選択します。'1'のときにはアービトレーションフェーズが実行され、'0'のときには SASIと同様、アービトレーションフェーズを省略してセレクションフェーズを実行します。

bit 3: Parity Enable

SCSIバスのデータラインのパリティチェックを行うか否かを選択します。この設定は、SPC がデータを受け取るときにチェックを行うか否かを設定するものです。SPC がデータを出力するときのパリティの生成は、このビットの設定に関係なく、無条件に実施されます。X 68000では、このビットを'0'にしておきます。

bit 2: Select Enable

セレクションフェーズに対してターゲットとして応答するか否かを選択します。'1'にするとセレクションフェーズに応答し、'0'のときは無視します。このビットは、自分がターゲットとして動作するか否かを選択するものであると考えてよいでしょう。X 68000 は通常イニシエータとしてしか動作しませんので、このビットは'0'に設定します。

bit I: Reselect Enable

リセレクションフェーズに応答するか否かを選択します。'1'に設定すると、リセレクションフェーズに対してイニシエータとして応答し、'0'のときは無視します。SCSIのフェーズ遷移のところで説明したディスコネクト/リコネクト機能を使用する場合には、このピットを'1'に設定します。X 68000の SCSI インタフェースのような、イニシエータが1つしかないようなシステムでは、ディスコネクト/リコネクト機能を使っても、バス使用効率の向上には貢献しないためか、X 68000を立ち上げた後で、このビットを見ると、'0'になっています。

bit 0: Interrupt Enable


SPC からの割り込みの許可/禁止の制御を行うビットです。'1'のときに割り込み発生が許可に、'0'のときには禁止になります。このビットを'0'にしても、SCSI上の Reset コンディション (RST 信号が'1'になる) が検出された場合には割り込みが発生します。

また、このビットが'0'であっても、割り込み要因は INTS レジスタに反映されます。

9·4 SCMDレジスタ

ビット配置は図14のようになっています。

●図……14 SCMD レジスタ (ベースアドレス+\$05)



それぞれのビットの意味は次のようになっています。

bit 7, 6, 5: Command Code

SPCへの動作実行指示を行います。それぞれのコマンドの動作については後で説明します。

bit 4: RST Out

'1'を書き込むと SCSI バスの RST 信号を'1'にし、SCSI バスをリセットします。SCTL レジスタが'1'のときは、このビットの操作は無効です。

bit 3: Intercept Transfer

このビットを'1'にしてからマニュアル転送 (CPUで REQ/ACK 信号などを制御するモード) を行うときは、SPC 内部にある 8 バイトの FIFO バッファの内容は保存されます。

bit 2: Program Transfer

'1'にすると DREQ (DMA 転送要求) 信号を出力しないモードになります。マニュアル転送 のときには、このビットを'1'にしたほうがよいでしょう。前にも述べたとおり、X 68000 では DREQ 信号を DTACK 信号の作成に使用しています。このビットを'1'にすると DREG への アクセスができなくなってしまう (すべてパスエラーになる) ので、ハード転送を行うときには、このビットは必ず'0'にして DREQ 信号を発生させるようにしてください。

bit I: (未使用)

使用されていません。つねに'0'を設定するようにしてください。

bit 0: Termination Mode

イニシエータとして動作しているときと、ターゲットとして動作しているときとで意味が変わります。

イニシエータとして動作しているとき、このビットが'0'になっていると、転送バイトカウンタの値が 0 になった時点で転送動作は停止します。'1'の設定は、データイン/データアウトフェーズのときだけ有効です。このとき、転送バイトカウンタが 0 になっても、同一フェーズのままターゲットから REQ 信号がくれば応答します。データの方向がターゲットからイニシエータ側の場合は取り込んだデータは破棄され、イニシエータからターゲットの場合は\$00 が送られます。この転送動作を Padding 転送と呼びます。

転送カウンタを 0 にしたまま転送動作に入ると、最初の転送から Padding 転送になります。 このとき、Transfer コマンドの発行の前に TEMP レジスタに\$00 を書き込むようにしてく ださい。


ターゲットとして動作しているときに、このビットが'1'になっていると、転送中にパリティエラーを検出した場合、ただちに転送を終了しますが、'0'になっていると、パリティエラーを検出しても転送カウンタが0になるまで転送を続行します。

®·5 INTSレジスタ

ビット配置は 478ページの図 15のようになっています。

割り込み要因となる条件が成立すると、割り込み発生の許可/禁止(SCTL レジスタのビット 0) に関係なく、INTS レジスタの該当ビットは'1'にセットされます。CPU が、このレジスタ に書き込み動作を行うと、'1'を書き込んだビットだけが'0'にクリアされます。それぞれの割り

●図·····15 INTS レジスタ (ベースアドレス+\$09)



1: SCSI上の他のデバイスからセレクションフェーズによって選択された 0: 通常動作

込み要因は次のようになっています。

bit 7: Selected

セレクションフェーズによって、SPCが他のイニシエータと接続されたことを示します。この割り込みが発生して以降、Bus Release コマンドが発行されたり、SCSIパスがリセットされるまで、SPC はターゲットとして動作したままとなります。

bit 6: Reselected

リセレクションフェーズによって、SPC がコントローラと再接続されたことを示します。これ以降、Disconnect 割り込みが発生するか、SCSI バスがリセットされるまで、SPC はイニ

シエータとして動作しつづけます。

bit 5: Disconnect

バスフリー割り込み許可 (PCTL レジスタのビット 7が'1') のとき、バスフリーフェーズが 検出されると'1'になります。このビットが'1'になっていると、SPC は SCSI 上での動作を行い ませんので、SCSI バスを使用する前に必ずりセットしておかなくてはなりません。

bit 4: Command Complete

Select コマンドや Transfer コマンドの処理が終了したことを示します。SPC がターゲットとして動作しているときに、パリティエラーによって転送が停止した場合にも、このビットが'1'になります。

bit 3: Service Required

イニシエータとして動作中に、PCTLレジスタの下位3ビットで行っているフェーズとバス上のフェーズが一致しないために転送が実行できなかったり、転送中にフェーズが一致しなくなり(ターゲットがフェーズを切り替えてしまったとき)、転送が中断されてしまったことを示します。このようなとき、CPUは状況を判断して適宜回復措置をとらなくてはなりません。若干注意が必要なのは、転送中にフェーズが一致しなくなってしまった場合で、このとき、SCSIバス上の転送動作はただちに中断しますが、SPC内部バッファのデータは残ったままになっている可能性があります。データ入力時にはSPC内部バッファのデータがすべて引き取られるまで、また、出力時には内部データバッファへのデータ先取りシーケンスが終了するまで、SPCの転送動作は終結しませんので注意が必要です。このビットが1'になってしまった場合は、SSTSレジスタを見てSPCの転送動作状態を確認するようにしてください。

bit 2: Time Out

Select コマンドによるセレクション/リセレクションフェーズが行われたにもかかわらず、 一定期間たっても相手が応答しなかったことを示します。これをセレクションタイムアウトと 呼ぶこともあります。

セレクションタイムアウトが発生した場合、SPC は SEL 信号を'1'にしたままにしてしまいます。この状態は、TEMP レジスタに\$00 を書き込むことで復旧できます。セレクションタイムアウトが発生した後、バスを解放するのはこの方法で行ってください。

bit I: SPC Hard Error 割り込み

SPC が TC Parity Error や Short Transfer Period エラー (いずれも SERR レジスタ に反映されます)を検出したことを示します。この割り込みが発生しても、SPC は実行中の動作を停止することはありません。

bit 0: Reset Condition 割り込み

SCSIバス上にリセットがかかった (RST 信号が'1'になった) ことを示します。RST 信号の継続時間は規定がありませんので、この割り込みのリセットは RST 信号が'0'に戻った

(SSTS レジスタのビット 3 が'0'になる)のを確認してから行う必要があります。SCSI バスのリセットがかかると、実行中のバス動作はすべて打ち切られ、バスフリーフェーズになります。SPC の内部状態もリセットされますが、BDID、SCTL、SCMD、PCTL、転送バイトカウントの各レジスタの内容は変化しません。

Ø·6 PSNSレジスタ

SCSIバスの状態が読み出されます。ビット配置は図 16 のようになっています。このレジスタは SPC の動作状態に関係なく読み出すことができます。読み出されるデータと SCSIバス上の状態の関係は、SASIインタフェースポート同様、'1'のときに SCSIバス上は Low レベルとなっています。

●図……16 PSNSレジスタ (ベースアドレス+\$0B)

0: " '0' (Highレベル)




0·7 SDGCレジスタ

ビット配置は図 17のようになっています。ビット 5 は、転送を実施するときにデータ転送要求(Data Request)割り込みを発生するか否かを選択するビットで、'1'のときに割り込み発生を許可します。

ビット 5以外は SPC の自己診断のときに使用されます。SPC を自己診断モードにしたとき (SCTL レジスタのビット 5 を'1'にしたとき)、SPC の SCSI バスインタフェース信号は SCSI バスと切り離され、SDGC レジスタにセットした値が SCSI バス上の状態であるかのように動作します。これによって SPC の動作チェックをすることができるわけです。自己診断モードでのアービトレーションはつねに成功します。

●図……17 SDGC レジスタ (ベースアドレス+\$0B)



9·8 SSTSレジスタ

ビット配置は482ページの図18のようになっています。

このレジスタは SPC の動作に関係なく、いつでも読み出すことができます。各ビットの意味 は次のようになっています。

bit 7, 6: Connected

SCSI バスとの結合状態を示します。イニシエータとして結合しているとビット 7 が、ターゲットとして結合しているとビット 6 が'1'になります。

bit 5 : SPC Busy

SPCがコマンドの実行中ないし実行待ち状態であることを示します。

bit 4: Transfer In Progress

●図……18 SSTSレジスタ (ベースレジスタ+\$0D)



SPCと SCSIの結合状態

11:(未定義)

10: イニシエータとして結合中 01: ターゲットとして結合中

00: 非結合中

bit 7	bit 6	bit 5	bit 4	動作状態						
0	0	0	0	SCSIと非結合中。SPCは実行コマンドを保持していない						
0	0	1	0	SCSIと非結合中。Selectコマンド保持中(パスフリー待ち/アービトレーション中)						
0	1.	0	0	ターゲットとして動作中(SCSI上で実行中の動作なし/マニュアル転送中)						
0	1	1	0	SCSI上でリセレクションフェーズ実行中						
0	1.	1	1	ターゲットとして動作中 (ハード転送実行中)						
1	0	0	0	イニシエータとして動作中(SCSI上で実行中の動作なし/マニュアル転送中)						
1	0	0	1	イニシエータとして動作中(REQ信号はきているが、転送は実行されていない)						
1	0	1	0	SCSI上でリセレクションフェーズを実行中						
1	0	1	1	イニシエータとして動作中(ハード転送実行中)						

ハード転送が実行中であるか、または SCSI 上で転送フェーズが要求されていることを示します。

bit 3: SCSI Reset In

SCSIのリセット信号 (RST) の状態を示します。

bit 2: TC=0


転送パイトカウンタ (TCH, TCM, TCLレジスタ) の値が 0 になったことを示します。 bit 1, 0: DREG Status

SPC内部の FIFO バッファの状態を示します。SPCの FIFO バッファは8 バイトあり、中にデータが入っていないとビット0 が、データがフル (8 バイト入っている) ならビット1 が 1 になります。両方とも1 になっているときは、空でもフルでもないということですから、1 ~ 1 へ 1 へ 1 のデータが入っている状態ということになります。

9·g SERRレジスタ

ビット配置を図19に示します。

●図……19 SERRレジスタ (ベースアドレス+\$0F)



- 11: インプット動作時に SCSI から受け取ったデータにパリティエラーを検出した
- 10:(未定数)
- 01: アウトプット動作時、SCSI バスに出力しようとしたデータにパリティエラーを検出した
- 00: パリティエラーは検出されなかった

このレジスタに示されるエラーのうち、ビット 3かビット 1 のいずれかが 1 になると、SPC Hardware Error (INTS レジスタのビット 1) となり、割り込みが発生します。それぞれのエラーの意味は次のようになっています。

bit 7, 6: Data Error

SCSI上でパリティエラーを検出したことを示します。ビット6と7の組み合わせとその内容は図19に示したとおりですが、読みかえると、ビット6はSPCがパリティエラーを発生したときに'1'となり、ビット7は入力時に検出した場合に'1'、出力時に検出したときには'0'になると考えればよいようです。


bit 3: TC Parity Error

SPCが転送バイトカウンタのデクリメント動作をしているときにパリティエラーを検出したことを示します。

bit I: Short Transfer Period

REQ や ACK 信号入力が SPC が追従できないほど速い周期で入力されたことを示します。 SPC が追従できる周期を図 20 に示します。このタイミングは SPC に与えられているクロック周波数をもとにして算出されます。クロック周波数は取り扱い説明書などを見ても書いてありませんでしたので、実測したところ(CZ-6BS1 を初代機に入れた場合)、5 MHz でした。これより、 t_{CLF} =200 ns となります。

●図·····20 REQ/ACK 信号周期の制限




t_{CLF}: SPCのクロック周期 (X68000(初代機)+CZ-6BS1の場合, 200ns)

9·10 PCTLレジスタ

ビット配置は 485ページの図 21 のようになっています。

ビット6~3は使用されていませんが、'0'を書き込むようにしてください。おのおののビットの意味は次のようになっています。

●図……21 PCTLレジスタ (ベースアドレス+\$11)



bit 7: Busfree INT Enable

バスフリーフェーズ検出による Disconnected 割り込みを発生するか否かを選択します。'1' にすると割り込み発生許可になります。Select コマンドを発行するときや、Disconnected 割り込みをリセットするときには、このビットを必ず'0'にして不要な割り込みの発生を禁止してください。

bit 2, 1, 0: Transfer Phase

イニシエータとして SCSI バスと結合しているときには実行しているつもりのフェーズを、 ターゲットとして結合しているときには SCSI で実行するフェーズを設定します。イニシエー タとしてハード転送を行う場合、バス上のフェーズとこのレジスタで指定したフェーズが一致 しないと、転送動作が行われませんので注意してください。

Select コマンドを発行するときには、このレジスタのビット 0 が'0'だとセレクションフェーズ、'1'だとリセレクションフェーズの指定になります。

● A SPCの転送モード

SPC の持つ転送モードを 486 ページの図 22 にまとめておきました。 マニュアル転送は、REQ-ACK ハンドシェークの制御などをすべて CPU でコントロール

●図-----22 SPC の持つ転送モード

転送者	E - K	データアクセス	DREQ信号	CPUが転送制御に 使用するレジスタ	備考	
マニュアル転送		TEMPレジスタ	出力しない	PSNSレジスタ		
ハード転送	プログラム 転送	DREGレジスタ	出力しない	SSTSレジスタ (または割り込み)	X 68000では使用不可	
7 1 7440		DREGレジスタ	出力する			

するものです。SASIポートと似たようなものだと思えばよいでしょう。このモードでは、 SCSIバスのデータラインのアクセスは TEMP レジスタを通して行います。ハード転送は、こ のような面倒な制御のほとんどを SPC 自体で行ってしまうモードです。このモードでは、 SCSIバスのデータラインとのアクセスは DREG レジスタで行い、8バイトの FIFO バッフ ァが有効となります。

さらに、ハード転送モードは DREQ (DMA 転送要求) 信号を出力するか否かによって、 DMA 転送モードとプログラム転送モードの2つに分類できます。ただし、X 68000 の SCSI インタフェースでは、SPC の DREQ 信号を DTACK 信号を作成するのに使用しているため、 プログラム転送モードを選択すると、DREG レジスタへのアクセスができなくなります(すべ てバスエラーになってしまいます)。

5 SPCのコマンド

SCMD レジスタの上位 3 ビットに書き込むコマンドと、その動作は次のようになっています。

9·1 Bus Releaseコマンド

ターゲットとして動作しているときにバスフリーフェーズへの移行を行うときに使用します。データ転送中から移行するときには、Transfer Pause コマンドでデータ転送を停止させてから行うようにしてください。

このコマンドは Select コマンド発行後、バスフリーフェーズ待ちの状態にあるときに

Select コマンドをキャンセルするために使用することもできます。

9·2 Selectコマンド

セレクション/リセレクションフェーズの起動要求コマンドです。Arbitration Enable になっているとき(SCTL レジスタのビット 4 が'1')には、セレクション/リセレクションフェーズの前にアービトレーションフェーズが自動的に実行されます。アービトレーションフェーズで負けても、このコマンドの実行は終了します。

アービトレーションで勝った場合や、Arbitration Enabel でない場合には、セレクション/リセレクションフェーズが実行されます。

Select コマンドが失敗した (セレクションタイムアウトになった) ときには Time Out (INTS レジスタのビット 2)を'1'として、また、セレクションが成功した場合には Command Complete (INTS レジスタのビット 4) を'1'にして割り込みを発生します。

Select コマンドは、コマンド発行前に次の設定を必要とします。

PCTL レジスタのビット 0

セレクションフェーズを実行するのか、リセレクションフェーズを実行するのかを選択します。'0'のときにはセレクションフェーズ、'1'のときにはリセレクションフェーズが実行されます。

Set ATN コマンドの発行

セレクションの後、メッセージアウトフェーズを実行したい場合には、Select コマンドに先立って Set ATN コマンドを発行し、ATN 信号を'1'にするよう SPC に指示します。

TEMP レジスタ

セレクション/リセレクションフェーズのときにデータラインに出力する値(自分と相手の ID)に対応するビットが'1'になったデータをセットします。

TCH/TCM レジスタ

セレクションフェーズ/リセレクションフェーズのときの相手からの応答を待つ時間 (BSY 信号が'1'になるまでの時間)を設定します。この時間 T は、TCH/TCM で示される値を X とすると、

$T = (X \times 256 + 15) \times t_{CLF} \times 2$

で表されます。ここで、tclfは SPC に与えられているクロックの周期です(X 68000 では 200

nsで計算します)。この時間が経過しても、BSY 信号が'1'にならないと、セレクションタイム アウトになります。Xが0のときだけは例外で、監視時間は無限大になります。 TCL レジスタ

SPC が、BSY と SEL 信号がともに'0'となってからアービトレーションやセレクション/リセレクションフェーズを開始するまでの時間を設定します。この待ち時間は、TCL への設定値をXとすれば、 $(X+6)\times t_{CLF}$ から $(X+7)\times t_{CLF}$ の間の値となります。X の値の範囲は\$00-\$0Fで、\$10以上の設定は禁止されています。X 68000 の場合、推奨値は\$03 です。

9·3 Set ATNコマンド

SCSI バスの ATN ラインを'1'にします。SPC がイニシエータのときだけ有効です。Select コマンドの前に発行された場合には、Select コマンドの実行時に ATN ラインが'1'になります。ただし、セレクションフェーズ実行前に Selected か Reselected 割り込みが発生した場合は、Set ATN コマンドは破棄されます。

9·4 Reset ATNコマンド

SCSIバスに出力中の ATN 信号を'0'に復帰させます。ただし、SPC が転送実行中にパリティエラーを検出したことによって自動的に SCSIバスの ATN 信号を'1'にした場合には、実行中の Transfer コマンドが終了するまで、このコマンドで ATN をリセットしてはいけません。

マニュアル転送のときに ATN 信号をリセットするときは、ACK 信号を'1'にする前に行ってください。

次の場合には、SPC は自動的に ATN 信号を'0'に復帰させます。

- Disconnected割り込みが発生したとき
- ・ハード転送モードで、メッセージアウトフェーズを実行する場合で、最終バイトを送出する とき
- ・セレクションタイムアウト検出後、BSY 信号の応答がないまま、割り込みをリセットして SPC が SCSI バスと非結合状態になるとき
- ・セレクションタイムアウト時間を無限大に設定したとき、BSY 信号の応答がないまま Time Out ビット (INTS レジスタのビット 2) に'1'を書き込んで非結合状態に復帰させる

Ø·5 Transferコマンド

データイン/アウト、ステータス、コマンド、メッセージイン/アウトの各フェーズでのデータ転送 (ハード転送) の実行開始を指示するコマンドです。このコマンドを実行する前に、次の設定を行っておく必要があります。

- ・転送バイトカウンタ (TCH/TCM/TCL) に転送を行うバイト数を設定する
- PCTLレジスタの下位3ピットに実行するフェーズを設定する

ターゲットとして動作しているときには、コマンドの実行は次の条件で終了します。

- ・転送バイトカウンタに設定したバイト数分の転送が終了した
- · Transfer Pause コマンドが発行された
- SCMD レジスタのビット 0 を'1'にしたインプット動作のときにデータラインにパリティエラーを検出した

イニシエータとして動作しているときには次の条件でコマンド実行を終了します。

- Padding 転送モードでないときに転送バイトカウンタで指定されたバイト数の転送が終了した
- ・ターゲットが PCTL で指定した以外のフェーズに移行した
- Disconnected割り込みが発生した

転送開始時、PCTLレジスタで指定したフェーズと SCSI バス上のフェーズが一致しないと、転送動作は開始されず、Service Required 割り込みが発生します。

なお、イニシエータとしてハード転送を実行するときには、転送バイトカウンタの値は2以上にしてください。

9.6 Transfer Pauseコマンド

ターゲットとして動作しているとき、実行中のハード転送動作を中断させるコマンドです。 イニシエータとして動作しているときには、このコマンドは使用できません。アウトプット動 作時、このコマンドを発行した後は DREG レジスタへの書き込みを行ってはなりません。

9·7 Set ACK/REQコマンド

マニュアル転送時に SCSIバスの ACK/REQ 信号を'1'にするために使用します。イニシエータとして動作しているときには ACK 信号が、ターゲットとして動作しているときには REQ 信号が'1'になります。このとき、PCTL レジスタの下位 3 ビットには実行するフェーズ を設定します。

9·8 Reset ACK/REQコマンド

マニュアル転送時、SCSIバスの ACK/REQ信号を'0'にするために使用します。イニシエー タとして動作しているときには ACK 信号が、ターゲットとして動作しているときには REQ 信号が'0'になります。必要なら、本コマンドに先行して Set ATN コマンドを発行しておくことで、ATN 信号を出力させることができます。

メッセージインフェーズでの転送をハード転送で行った場合、SPC は最終バイトを受け取った後、ACK 信号を'1'にしたまま転送を終了してしまいますので、このコマンドで ACK 信号を'0'に復帰させる必要があります。

・SCSIの主要コマンド

SCSIの規格化時に SCSI インタフェースで用いられるコマンドも整理されたのですが、それだけではまだ不十分であるというメーカの声が強いことから、ANSI でも SCSI コマンドの

規格化作業を行っています。これらのコマンドは CCS (Common Command Set) と呼ばれています。

CCSのすべてについて説明するのはとても無理なので、ここでは Human68Kの SCSI ドライバなどが使用しているコマンドに限定して説明しておくことにしましょう。

0·1 SCSIコマンドの一般形

SCSI コマンドフォーマットの一般形を 492 ページの図 23 に示します。

SCSI コマンドは、SASI と同じ6バイト長コマンドに加え、10バイト長、12バイト長のコマンドがあります。このうち、10パイト長コマンドは、コマンドの最初のバイトの上位3ビット (グループコード) が'001'、12パイト長コマンドは'101'になっています。6バイトコマンドのフォーマットは、名称が変更されている程度で、ほとんど SASI と同じです。

Human68Kの SCSI ドライバなどが使用するコマンドは、ほとんどがグループ 0 (グループコードが'000')で、Read Capacity など、ごく一部のコマンドがグループ 1 となっており、グループ 5 のコマンドはありません。

コントロールバイト(各命令の最終バイト)の Link ビットは、ターゲットに複数コマンドの連続実行をさせるために使用するフラグです。連続実行を行うときには、このビットを'1'にします。ターゲットにこの機能がサポートされていると、コマンド実行後のステータスフェーズで INTERMEDIATE ステータスを返し、メッセージインフェーズに続いてコマンドフェーズに移行します。

Flag ピットは、Link ビットを1'にしたときにのみ有効です。Link ビットが'0'のときにこのビットを'1'にしてはなりません。このビットが'1'だと、ターゲットは、コマンドが正常終了した後に、LINKED COMMAND COMPLETE WITH FLAG メッセージを、'0'のときには LINKED COMMAND COMPLETE メッセージを通知します。通常、このフラグは一連のコマンドの中で特定のコマンドの実行が終了したことを検出するためのマークとして使用します(どちらのメッセージが返ってきたかによって、マークしたコマンドか否かが区別できる)。

●図·····23 SCSIコマンドの一般形

6 バイト長コマンド(グループ0)

転送順序	bit7	6	5	4	3	2	1	bit0	備考
0	グル	- ブコ-	- 4		י דו	· F =	1 - F		オベレーションコード
1	(論理	LUN	番号)	論理	ブロッ	クアド	レス(_	上位)	
2		論	理ブ	ロック	アト	レス			
3		論理	ブロ	ックア	14	ス(下位)		
4				転送	長				
5	1	/		Reser	ved		Flag	Link	コントロールバイト

10バイト長コマンド(グループ1)/12バイト長コマンド(グループ5)

転送	順序									- A
10バイト長	12バイト長	bit7	6	5	5 4	4 3	2	j	bit0	備考
0	0	グル	ープコ	1-1	- 3	7	ンド	1-1		オペレーションコート
1	1	(inte	LUN	番号)	(R	eserv	ed)		Rel Adr	
2	2		腀理	ブロ	ックフ	アドレ	ス(上位)		
3	3		â	角理フ	ים יי	クア	ドレ	ス		
4	4		B	命理フ	ים יי	クア	ドレ	ス		
5	5		論理	ブロ	ックフ	17	ス(下位)		
6	6			Re	serve	d				
	7				"					(将来拡張用)
	8				"					
7	9			東江	送長	上位	(1			
8	10			ΦZ	送長	下位	(1)			
9	11	V		1	Reserv	ed		Flag	Link	コントロールバイト

Rel Adr: 論理プロックアドレスは最後にアクセスしたところからの相対値である (2の補数表記)

V:ベンダ(メーカ)ごとに自由に使用可

0·2 SCSIコマンドのコード

X 68000 で使用される主要なコマンドのコード一覧を 図 24 に示します。

●図·····24 SCSI主要コマンド

74	ンドの1パ	イト目		備考			
オペレーションコード	1000	コマンド	コマンド名				
\$ 00	0	\$0	Test Unit Ready	ユニットが使用可能であるか調べる			
\$ 01	0	\$1	Rezero Unit	シリンダ0へのヘッド移動などを行う			
\$ 03	0	\$3	Request Sense	センスデータの取得			
\$ 04	0	\$4	Format Unit	メディアのフォーマットを行う			
\$ 08	0	\$8	Read	データの読み出し			
S OA	0	SA	Write	データの書き込み			
\$12	0	\$12	Inquiry	ターゲットおよびユニットの属性情報取得			
SIA	0	SIA	Mode Sense	メディアやユニットのパラメータ取得			
\$ 25	1	\$5	Read Capacity	ユニットのブロック長やブロック数の取得			
\$ 28	1	\$8	Read	拡張READ (ブロックアドレスや転送長の拡張)			
\$ 2A	1	SA	Write	拡張WRITE (//)			
\$18	0	\$18	Сору	論理ユニット間/同一ユニットでのコピー			
\$ 39	1	\$19	Compare	" データ比較			
\$ 3A	1	SIA	Copy And Verify	// コピーとベリファ・			

このうち、上から9つまでは、SCSIドライバがサポートを要求している必須コマンドです。 X 68000 で SCSIディスクを接続するときには、最低限、これらのコマンドがサポートされて いなくてはなりません。

続く\$28 と\$2A の2つのコマンドは、6バイト長コマンドの Read コマンドと Write コマンドを拡張し、より大きなブロック番号とブロック数の指定が行えるようにした拡張 READ/WRITE コマンドです。X 68000 では、ディスクの先頭ブロックに書き込まれるデバイスパラメータ中に拡張 READ/WRITE コマンドが使用できるか否かを示すフラグがあります。

最後の3つ、Copy、Compare、Copy And Verify コマンドは、とくに使用されることはないと思いますが、後の説明の中でこれらのコマンド名が出てくるため、一応オペレーションコードだけはあげておきます。

0·3 SCSIの主要コマンドの内容

SCSI コマンドのうち、\$00、\$01、\$03、\$04、\$08、\$0A の各コマンドは、SASI のところ

で説明したものと同様ですので省略し、ここでは、\$12(INQUIRY)、\$1A(MODE SENSE)、\$25 (READ CAPACITY)、\$28 (拡張 READ)、\$2A (拡張 WRITE) の各コマンドについて説明していくことにします。

④・⑥1 INQUIRYコマンド(オペレーションコード\$ 12)

INQUIRY コマンドのフォーマットを図 25 に示します。

●図·····25 INQUIRY コマンド

転送順序	bit7	6	5	4	3	2	1	bitO	備考
0	.0.	.0.	.0.	1.	,0,	'0'	'1'	.0.	オペレーションコード: \$12
1	(論理	LUN	番号)		Res	erved			
2				Rese	rved				
3				Rese	rved				
4			Allo	catio	Ler	gth			イニシエータが用意しているバッファのバイト長
5		V		Rese	rved		Flag	Link	

このコマンドはターゲットと、その下に接続されているユニット (デバイス) がどのような デバイスであるか、取り外し可能であるかなどといった、属性情報の読み出しを行います。このコマンドで得られるデータのフォーマットを図 26 に示します。

先頭バイトは、接続されているのが HDD のようなダイレクトアクセス(ランダムアクセス) デバイスであるか、シーケンシャルアクセスデバイスであるかなどのデバイスの種別を示すことにします。 X 68000 では、現在、ダイレクトアクセスデバイスしかサポートされていませんが、将来は CD-ROM や DAT などのシーケンシャルアクセスデバイスのサポートも行われるようになるでしょう。

RMB ビットは、そのデバイスがリムーパブル(取り外し可能)であるか否かを示します。HD のように取り外し不可能な場合には RMB ビットは'0'、光磁気ディスクのようにリムーパブル なデバイス場合には'1'になります。

準拠規格は、そのデバイスが準拠している規格を判断するのに使用されます。下位3ビットが ANSIの規格、そのほかのビットが ISO や ECMA などで規定する SCSI 規格への準拠を示しますが、当然のことながら、ANSI の規格書では ANSI ビットの定義しかありません。一般的な SCSI 対応ハードディスクも、ISO や EMCS のビットはすべて'0'にしているようで

●図·····26 INQUIRYデータ

転送順序	bit7 6 5 4 3 2 1 bit0	備考
0	Peripheral Device Type	デバイス種別
1	RMB Device-Type Qualifier	下位7bitは任意使用可(DIPスイッチの状態など)
2	ISO Version ECMA Version ANSI-Approved Version	準拠規格
3	(Reserved)	
4	Additional Length	追加データ長
5-n+4	Vendor Unique Parameter Bytes	追加データ

RMB:取り外し可能デバイスのとき'1'

Peripheral Device Type

値	内 容
\$00	ダイレクトアクセスデバイス(HDD等)
\$01	シーケンシャルアクセスデバイス(MT等)
\$02	プリンタデバイス
\$03	プロセッサデバイス
\$04	WORM(追記型)デバイス
\$05	読み出し専用ダイレクトアクセスデバイス
\$06-\$7E	(将来拡張用)
\$7F	論理ユニットは存在しない
\$80-\$FF	各ペンダ(メーカ)で自由に使用可

ANSI-Approved Version

値	内 容							
0	準拠規格なし							
1	ANSI X3.131-1986準拠							
2 3-7	ANSI X3T9.2/86-109(SCSI-2) 準拠 (将来拡張用)							

す。

ANSI ビットは'1'のとき、ANSI X 3.131-1986 (これがもっとも一般的な SCSI の規格) に、'2'のときに ANSI X3T9.2/86-109 (SCSI-2) に準拠していることを示すことになっています。準拠規格が X 3.131-1986 以前のものであるような場合には'0'を返すことになっています。

9·92 MODE SENSEコマンド(オペレーションコード\$1A)

メディアや論理ユニット、周辺デバイスパラメータなどを報告するコマンドです。コマンド のフォーマットは 496 ページの図 27 のようになっています。

このコマンドに対して、ターゲットは図 28 のようなフォーマットのデータを送ってきます。 このうち、とくに必要性が高いのは WP (Write Protect=書き込み禁止) ビットでしょう。 '1'のとき、そのメディアが書き込み禁止であることを示します。

●図·····27 MODE SENSE コマンド

転送順序	bit7	6	5	4	3	2	1	bit0	備考
0	'0'	'0'	,0,	11"	10	'0'	1"	0.	オペレーションコード:\$1A
1	(論理	LUN	番号)		(R	eserv	ed)		
2		erved) PC			erved)		ANSI X3. 131-1986ではReserved
3			(F	Reser	ved)				
4		A	llocat	ion L	ength	1			イニシエータが用意しているバッファのバイト数
5		V		Rese	rved)		Flag	Link	

PC	内 容
'00' '01' '10'	カレント値 変更可能値 デフォルト値 セーブ値

内 容
ページディスクリプタは転送しない
リード/ライトエラーリカバリバラメータ
ディスコネクト/リコネクトパラメータ
フォーマットパラメータ
ドライブバラメータ
ベリファイエラーリカバリバラメータ
キャッシングパラメータ
アディショナルエラーリカバリバラメータ
リコネクションタイミングパラメータ
全パラメータ

●図·····28 MODE SENSE データ

転送順序	bit7	6 5	1 4	1 3	2	1.1	bito		備考				
0	0 Sense Data Length							センスデータ長(自分自身は含まない)					
1		Me	dium	Туре				メディアタイプ					
2	WP (Reserved)							WP: Write Protect ('1'のとき書き込み禁止)					
3	Block Descriptor Length							ブロックディスクリブタ長 (8の倍数になる)					
0		1	Densit	Cod	e			密度コード					
1	Number of Blocks (MSB) Number of Blocks					ISB)							
2								ブロック数					
3		Numb	er of	Block	s (LS	B)			ブロック				
4			(Rese	rved)				(将来拡張用)	ディスクリプタ (複数になることもある				
5		В	lock L	ength	(MSI	B)			1,220				
6	Block Length							ブロック長					
7		ВІ	ock L	ength	(LSB)							
0 ~ n	V	endor U	nique	Paran	neter	Byte	s	ベンダ(メーカ)ごと	ベンダ(メーカ)ごとに自由に使用可				

Density Code

値	内 容
\$00	デフォルト(単一の密度のみサポート)
\$01	単密度フロッピーディスク
\$02	倍密度フロッピーディスク
\$03-\$7F	(将来拡張用)
\$80-SFF	ベンダ(メーカ)ごとに自由に使用可

メディアタイプは、おもにフロッピーディスクや MT (Magnetic Tape) を考えたパラメータであるため、HD では\$00 が入るだけのようです。メディアタイプの内容を図 29 に示しておきます。

コマンド中の Allocation Length は、イニシエータが受け取りたい MODE SENSE データのバイト数を指定します。ターゲットは、ここで指定されたバイト数以上の MODE SENSE データは送信してきません。

また、コマンドの転送順序2のデータは、ANSI X 3.131-1986では予約領域となっているのですが、その後の標準化作業で PC とページコードというデータになったようです。残念ながら、私の手元には資料がないのですが、ディスクメーカの出しているマニュアルなどを見る

●図……29 メディアタイプ

値		*	ディアタ	イブ	
\$00	デフォル	トメディア ッピーディ	(currentry	mounted	medium type)
301	7 M	76-11	~> (unsp	ecinea me	ealum)
\$02	両面	11	(//)

フロッピーディスクのメディアタイプ

値	サイズ	The second second	r 密度 ts/Radian	トラック密度 /mm (/inch)	面	参照規格		
\$05 8インチ		6	631	1.9 (48)	1	ANSI X3.73-1980		
\$06	11	6	631	//	2	EMCA 59		
\$09	11	13	262	//	1	なし		
SOA	//	13	262	11	2	ANSI X3.121-1984		
\$0D	5.25インチ	3	979	"	1	ANSI X3.82-1980		
\$12	11	7	958	"	2	ANSI X3.125-1985		
\$16	11	7	958	3.8 (96)	2	ANSI X3.126-1986		
\$1A	11	13	262	//	2	ISO DIS8630-1985		
\$1E	3.5インチ	7	958	5.3(135)	2	ANSI X3, 137		

ダイレクトアクセスMT

値	幅 (mm)	トラック数	密度 ftpmm(ftpi)	参照規格
\$40	6.3	12	394(10000)	ANSI X3B5/85-151
\$44	6.3	24	394(10000)	11

と、MODE SENSEデータのうち、Vendor Unique Parameter Bytesのところに、エラー発生時のリトライ回数や回復方法、欠陥プロックの交替処理方法、シリンダ数、ヘッド数などの情報が入っています。PCとページコードで、これらのうち、どのパラメータを受け取りたいのかを指定しているわけです。これらの一部は、MODE SELECT コマンド(オペレーションコード \$15)で変更することも可能となっています。これらのパラメータの具体的な内容は非常に複雑であるわりには日常的に使用することはほとんどないので説明は省略します。一応参考にしたドライブメーカ(富士通)の PCと、ページコードの値と、その内容を図 27に併記しておきますので参考にしてください。

3 READ CAPACITYコマンド(オペレーションコード \$25)

コマンドフォーマットを図 30 に示します。このコマンドは、ドライブの1 ブロックのパイト 数と、ブロック数を報告させるものです。このコマンドに対する応答データのフォーマットを 図 31 に示します。X 68000 の SCSI ドライバでは、ブロック長として 256、512、1024 バイト のいずれでもかまわないようにしており、ディスクの先頭の SCSI デバイスパラメータ領域に ブロック長と総ブロック数を書き込んでいます。

●図·····30 READ CAPACITYコマンド

転送順序	bit7	6	5	4	3	2	1	bit0	備考
0	.0.	.0.	11	.0,	.0.	17	'0'	71.	オペレーションコード:\$25
1	(論理:	LUN	番号)	(1	Reser	ved)		Rel Adr	
2		Log	ical E	Block	Addre	ess (N	(SB)		
3		L	ogical	Bloc	k Add		論理プロックアドレス /PMIビットが 0 のとき\		
4		Logical Block Address							(はすべて0にすること)
5		Log	ical B	lock	Addre	ess (L	SB)		
6			(R	eserv	ed)				
7			(Re	eserv	ed)				
8	1	/		(R	eserv	ed)		PMI	
9	1	/	T A	(Rese	erved)		Flag	Link	

PMI (Partial Medium Indicator)

^{&#}x27;0':返されるブロックアドレスとブロック長データはユニットの最終ブロックの情報である。 Logical Block Addressはすべて0にすること。

^{&#}x27;1':返されるプロックアドレスは、指定されたLogical Block Address以降で実質に使用できる 最終プロックのアドレスとなる。

●図……31 READ CAPACITYデータ

転送順序	bit7	6	5	4	3	2	1	bit0	備考			
0		Log	ical	Block	Addr	ess(N	ISB)					
1					11							
2				- 5	"				論理ブロックアドレス			
3					11	(L:	SB)					
4			В	lock l	engt	h (MS	B)					
5					11							
6					11				ブロック長(バイト単位)			
7				1	"	(LS	B)					

Ø・Ø 4 拡張 READコマンド(オペレーションコード\$28)

コマンドフォーマットを図32に示します。READコマンドを拡張して、より大きなブロック番号と転送ブロック数を指定できるようにしたものです。

転送順序1の Rel Adr は、最後にアクセスしたブロック番号からの相対値であることを示すフラグで、相対値にする場合には'1'にします。

●図……32 拡張 READ コマンド

転送順序	bit7	6	5	4	3	, 2	1	bit0	備考
0	,0,	.0.	11"	.0,	,1,	.0,	.0.	'0'	オベレーションコード:\$28
1	(論理:	LUN	番号)	(Rese	rved)		Rel Adr	
2		Log	ical E	lock	Addre	ess (1	MSB)	(T)	
3		L	ogica	Blo	k Add		読み始める ブロックアドレス		
4		L	ogica	Blo	ck Ad				
5		Logi	cal B	lock	Addr				
6			(R	eserv	red)				(将来拡張用)
7			Tran	sfer	Lengt	th (M	SB)		** * * * * * * * * * * * * * * * * * * *
8			Tran	sfer	Lengt	h (L	SB)		読み出すブロック数
9	1	1		Rese	rved)		Flag	Link	

Ø·Ø 5 拡張WRITEコマンド(オペレーションコード\$2A)

コマンドフォーマットは図 33 のようになっています。拡張 READ コマンドと同様、より大きなプロック番号と、書き込みブロック数を指定できるようにしたものです。

●図……33 拡張 WRITE コマンド


転送順序	bit7	6	5	4	, 3	2	1	bit0	備考
0	.0.	.0	1.	.0.	1	.0.	11	.0.	オベレーションコード: \$2A
1	(論理	LUN	番号)	(Reser	ved)		Rel Adr	
2		L	ogica	Blo	ck Ac	dres	B)		
3		1	ogica	i Blo	ck A		書き込みを開始する ブロックアドレス		
4		1	ogica	l Blo	ck A				
5		.0	Logica	al Blo	ock A	ddres	s (LS	в)	
6		,	(Rese	rved)				(将来拡張用)
7		11	ranst	er L	ength		書き込みを行う		
8		,	ransf	er L	ength		プロック数		
9		v	(F	Reser	ved)	,	Flag	Link	

9 ステータスバイト

SASIでは、ステータスバイト(ステータスフェーズで渡されるデータ)は\$00 が正常という以外、特別な規定がなかったのですが、SCSIではよく使用されるものについて、コードの割り振りが決められました。501 ページの図 34 にステータスバイトの内容を示します。

ビット 1 からビット 4 までが SCSI で規定されているステータスバイトコードです。これらの内容は、次のようになっています。

●図……34 ステータスバイトのフォーマット



1100: Reservation Conflict

Good

ターゲットは正常にコマンド処理を終了した

Check Condition

センスデータに反映させるエラー、例外、異常状態などが起こった。このステータスを受け 取った場合、イニシエータは、REQUEST SENSE コマンドを使って、センスデータを受け 取らなくてはならない

Condition Met

サーチコマンドでデータが見つかったときに返される。論理ブロックアドレスは、センスデータ (REQUEST SENSE コマンドを発行したときの返答データ) でわかる

Busy

ターゲットはピジーである。イニシエータは、しばらく待ってから、コマンドを再発行する ことで回復できる(かもしれない)

Intermediate

コマンドの連続実行機能(コマンドのコントロールバイトの Link フラグを立てる)を使用したときのコマンド処理終了メッセージとして返答される

Reservation Conflict

指定したドライブは、他のイニシエータからリザーブされている状態であり、解除されるまで使用不可能である (通常、X 68000 の SCSI システムではイニシエータとなるのは X 68000 だけなので、これが返ってくることはない)

Check Conditionが返ってきたときには、必ずその直後に REQUEST SENSE コマンド を発行する必要があります。大方の SCSI デバイスは受け取るまで、REQUEST SENSE 以

外のコマンドは実行されなくなってしまうようです。

また、ドライブがリセットされたり、電源を ON/OFF されると、最初のコマンドに対する 応答は必ず Check Condition となります。

8

センスデータ

REQUEST SENSE コマンドに対する応答として返されるセンスデータは、SASI 相当の 4バイトデータでは少々情報不足であるということから、SCSI ではあらたに拡張型センスデ ータフォーマットが定められました。

拡張型センスデータのフォーマットを図 35 に示します。先頭バイトの下位7 ビットが\$70 であるとき、拡張型センスデータであることを示します。

●図……35 拡張型センスデータのフォーマット

転送順序	bit7	6	5	4	3	2	1	bit0	備考		
0	٧	11	210	'1'	0.	'0'	.0.	.0.	拡張センスデータであることを示す		
1	セグメント番号							Copy, Compare, Copy & Verifyの異常終了時, 実行中のセグメント番号を示す			
2	FM	ЕОМ	TLI	(R)		センス	スキー				
3	インフォメーションバイト(上位)						(<u></u> Lt	()			
4				1	"						
5				1	,				インフォメーションバイト		
6	1	ンフ	* *	ーショ	ンノ	111	(下位	ቷ)			
7			追加	センフ	スデー	- 夕長					
8-n+7			追加	セン	スデ	-9					

V (Valid):インフォメーションバイトの内容が有効なとき「

FM(File Mark):シーケンシャルアクセスデバイスのとき、ファイルマークが検出されたことを示す

EOM (End of Medium):

媒体の終了が

ILI(Incorrect Length Indicator):データブロック長の不一致が検出されたことを示す

(R):リザーブ 将来拡張用

センスデータの転送順序2の下位4ビットはセンスキーと呼ばれるデータで、これによって、そのセンスデータがどのようなものであるのかを示します。センスキーの値と、その内容との対応は図36のようになっています。また、図37と図38に、それぞれREADコマンドとWRITEコマンドで発生する代表的なエラーと、それに対応するセンスキーを示しますので参考にしてください。

●図……36 センスキーと内容

センスキー値	名 称	内容
\$0	No Sense	特有のセンスキーはない
\$1	Recovered Error	最後に与えられたコマンドがリカバリ動作により正常終了した
\$2	Not Ready	指定されたユニットはアクセス可能な状態ではない
\$3	Medium Error	媒体の欠陥や記録されたデータの異常による回復不可能なエラー
\$4	Hardware Error	回復不可能なハードウェアエラー (コントローラ、デバイスの故障など)
\$5	Illegal Request	コマンドやパラメータに不正な値が検出された
\$6	Unit Attention	メディアの入れ替えやユニットのリセットが行われた
\$7	Data Protect	プロテクトされた領域にリード/ライトしようとした
\$8	Blank Check	読み出し中にブランク領域になった*1.*2 書き込み中にブランクでない領域になった*1
\$ 9	Vendor Unique	ベンダ(メーカ)ごとに自由に使用可
\$ A	Copy Aborted	Copy, Compare, Copy & Verify コマンドがデバイス異常により中止した
\$B	Aborted Command	ターゲットはコマンドの実行を異常終了した
\$C	Equal	Searchコマンドで一致を検出した
\$ D	Volume Overflow	データがバッファに残っているのに、デバイスは最終プロックに選 してしまった
\$E	Miscompare	ソースデータとメディアから読み出したデータが一致しない
SF	(Reserved)	(将来拡張用)

*1:追記型デバイスのとき

*2:シーケンシャルアクセスデバイスのとき(MTなど)

●図……37 READ コマンドに対するセンスキー値

状 況	センスデータ中のセンスキー値
無効なブロックアドレスを指定した ターゲットがリセットされたり、メディアの交換が行われた 回復不可能なリードエラー 回復可能なリードエラー オーバーラン/リトライで教済できるエラー	Illegal Request (最初に異常になったブロックアドレスも返される) Unit Attention Medium Error Recovered Error Aborted Command

●図·····38 WRITE コマンドに対するセンスキー値

状 況	センスデータ中のセンスキー
無効なブロックアドレスを指定した	Illegal Request (最初に異常となったブロックアドレスが返される)
ターゲットがリセットされたり、メディアの交換が行われた	Unit Attention
オーパーラン/リトライで教済できるエラー	Aborted Command

・ g メッセージデータ

SASIのメッセージは、たんにコマンド処理の最後に送られるデータという以上の役目はありませんでしたが、SCSIではメッセージの意味が拡張され、それにともなって主要なメッセージについてはコードの規定が行われました。図 39 に SCSI で規定されているメッセージデータの一覧を示します。


●図……39 メッセージデータ

コード	必須(M) オブション(0)	名 称	1/0	備考
\$00	М	Command Complete	1	コマンド実行完了
\$01	0	Extended Message		拡張メッセージの1バイト目
\$02	0	Save Data Pointer	1	カレントデータポインタの退避要求
\$03	0	Restore Pointers	1	退避していたデータポインタの復帰
\$04	0	Disconnect	Ī	ターゲットからのバス結合中断通知
\$05	0	Initiator Detected Error	0	イニシエータはエラーを検出した
\$06	0	Abort	0	ターゲットの入出力動作をクリアする
\$07	0	Message Reject	1/0	受け取ったメッセージはサポートされていない
\$08	0	No Operation	0	なんら有効なメッセージを保持していない
\$09	0	Message Parity Error	0	メッセージ受信中にパリティエラーを検出した
\$0A	0	Linked Command Complete	1	リンク付きでフラグ= 0 のコマンドの処理が正常終了した
\$0B	0	Linked Command Complete(with Flag)	1	// フラグ = '1' //
\$0C	0	Bus Device Reset	0	バス上で動作中/保留中のすべての入出力動作をクリア
50D~\$7F	-	(Reserved Codes)		(将来拡張用)
80-\$FF	0	Identify	1/0	イニシエータとターゲット間の入出力パスの設定

9·1 IDENTIFYメッセージ

IDENTIFY メッセージでは、図 40 のようにビットの割り振りが行われています。セレクションフェーズ直後のメッセージアウトフェーズで、ターゲットがディスコネクト処理を行ってよいか否かの選択を行うのに使用されます。

●図·····40 IDENTIFY メッセージ



9.2 拡張メッセージ

コード\$01の EXTENDED MESSAGE は、複数バイトにわたる拡張メッセージであることを示すコードです。拡張メッセージのフォーマットは図 41 のようになっています。

●図……41 拡張メッセージのフォーマット

転送順序	値	備考
0	\$01	拡張メッセージであることを示す
t	N	拡張メッセージ長
2		拡張メッセージコード
3-N+1		拡張メッセージアーギュメント

先頭の\$01 に続くデータで、拡張メッセージのメッセージコード以降のバイト数を示します。 転送順序2のデータがメッセージの種別を識別するための拡張メッセージコード、それ以降は 拡張メッセージに付随するアーギュメントとなっています。拡張メッセージコードは506ペー ジの図42のように割り振られています。

●図……42 拡張メッセージコード

コード	名 称	1/0	備考
\$00	Modify Data Pointer	1	カレントデータポインタの値を増減する
\$01	Synchronous Data Transfer Request	1/0	同期転送用のバラメータ定義
\$02	Extended Identify	1/0	IdentifyメッセージのLUNを拡張する
\$03-\$7F	(Reserved)	1	(将来拡張用)
\$80-\$FF	(Vendor Unique)	9	各デバイスごとに自由に定義可

9.01 MODIFY DATA POINTERメッセージ

メッセージのフォーマットは図 43 のようになっています。ターゲットからイニシエータに対して、現在のポインタの値をアーギュメントで示される分だけ増減します。アーギュメントは2の補数表現です。

ポインタには、コマンドポインタ、データポインタ、ステータスポインタの3種類が想定されており、コマンドポインタはコマンド列の先頭、データポインタやステータスポインタはデータやステータスの格納位置を示します。

●図·····43 MODIFY DATA POINTERメッセージ

転送順序	データ	備考				
0	\$01	拡張メッセージであることを示す				
1	\$05	拡張メッセージ長				
2	\$00	Modify Data Pointerメッセージ				
3	データ上位					
4		データポインタの移動量				
5		符号付き2進数				
6	データ下位	(2の補数表記)				

9·02 SYNCHRONOUS DATA TRANSFER (同期データ転送要求)メッセージ

SCSIでは、SASIと同様の REQ-ACK ハンドシェークによる転送のほか、ACK を待たずに REQ 信号を連続して変化させることでデータを先行して送ってしまう同期転送機能の規定が行われました(この機能はオプションです)。これによって、データの転送速度を大幅に向上

させることが可能となります。残念ながら、X 68000 に使用されている SCSI コントローラ、MB89352 は同期転送モードをサポートしていませんので、このメッセージは使用できません。 データ転送の際にこのモードを指定するのが同期データ転送要求メッセージです。メッセージのフォーマットを図 44 に示します。転送順序 3 で転送の周期を指定します。転送順序 4 の REQ/ACK オフセットというのは、先行して送ることができるデータの数を示すものです。たとえば、この値が 4 であるなら、ACK が返ってこなくても、4 回 (4 バイト) のデータ転送が行われることになります。

●図……44 同期データ転送要求メッセージ

転送順序	データ	備考
0	\$01	拡張メッセージであることを示す
1	\$02	拡張メッセージ長
2	\$02	Extended Identifyメッセージ
3	Х	サブ論理ユニット番号

9.03 EXTENDED IDENTIFYメッセージ

通常、コマンドで指定できる論理ユニット番号は0から7までであるため、1つのターゲットの下には論理ユニットを8台までつなぐことができるようになっています。これをさらに拡張するのが、このメッセージです。メッセージのフォーマットは図45のようになっています。このメッセージで与えられた8ビットのサブ論理ユニット番号とコマンドの中にある3ビットの論理ユニット番号とを組み合わせて最大2048台までの論理ユニットを指定することができるようになります。

●図·····45 EXTENDED IDENTIFY メッセージ

転送順序	データ	備考
0	\$01	拡張メッセージであることを示す
1	\$ 03	拡張メッセージ長
2	\$01	Synchronous Data Transfer Requestメッセージ
3	m	転送周期 (4×m(ns))
4	×	REQ/ACK オフセット

Human68Kの SCSI ドライバは論理ユニット番号を使用していませんので、このメッセージも使用されることはありません。

10 サンプルプログラム

SCSIディスクから指定したブロックを読み出すサンプルプログラムを作成してみました。 第1引き数でアクセスするブロック番号,第2引き数でアクセスする SCSIディスクの ID 番 号を指定します。引き数が省略された場合には、それぞれ0として扱われます。

なお、このサンプルでは、ブロックサイズは 512 バイト、SCSI インタフェースは CZ-6BS 1 であるものとしています。ブロックサイズが 512 バイト以外である場合には BUFSIZE の値を、SCSI 内蔵タイプのときは spc の値を適宜変更してください。

●リスト……1 SCSI ディスクからの指定ブロック読み出し

```
SCSIハードディスクアクセステスト
 * XC ではvolatile がサポートされていないため、
 * 次の一行を入れてvolatileを無効にしてください
 * #define volatile
#include <doslib.h>
struct DMAREG (
    unsigned char
                  csr;
    unsigned char
                  cer;
    unsigned short
                 sparel:
    unsigned char
                  der:
    unsigned char
                  ocr:
   unsigned char
                  SCT;
    unsigned char
                  ccr;
   unsigned short
                  spare2;
   unsigned short
                  mtc:
   unsigned char
                  *mar:
   unsigned long
                  spare3;
```

```
unsigned char
                     *dar;
    unsigned short
                     spare4;
    unsigned short
                     btc;
    unsigned char
                     *bar:
    unsigned long
                     spare5;
    unsigned char
                     spare6;
    unsigned char
                     niv;
    unsigned char
                     spare7;
    unsigned char
                     eiv;
    unsigned char
                     spare8;
    unsigned char
                     mfc;
    unsigned short
                     spare9;
    unsigned char
                     spare10;
    unsigned char
                     cpr:
    unsigned short
                     sparell;
    unsigned char
                     spare12;
    unsigned char
                     dfc:
    unsigned long
                     spare13:
    unsigned short
                     spare14;
    unsigned char
                     spare15;
    unsigned char
                     bfc;
    unsigned long
                     sparel6;
    unsigned char
                     spare17;
    unsigned char
                     gcr;
volatile struct DMAREG
struct SPCREG (
    unsigned char
                    DUMMYO;
    unsigned char
                     bdid;
    unsigned char
                    DUMMY1;
                     sct1:
    unsigned char
                     DUMMY2;
    unsigned char
    unsigned char
                     scmd;
                     DUMMY4;
    unsigned short
                     DUMMY3;
    unsigned char
    unsigned char
                     ints;
                     DUMMY5;
    unsigned char
    unsigned char
                     psns;
                     DUMMY6;
    unsigned char
    unsigned char
                     ssts;
    unsigned char
                     DUMMY7;
    unsigned char
                     serr;
```

```
DUMMY8;
   unsigned char
                    pctl;
    unsigned char
                    DUMMY9;
   unsigned char
                    mbc:
   unsigned char
                    DUMMY10;
    unsigned char
    unsigned char
                    dreg:
                    DUMMY11;
    unsigned char
    unsigned char
                    temp;
                    DUMMY12;
    unsigned char
                    tch;
    unsigned char
                    DUMMY13:
    unsigned char
    unsigned char
                    tcm;
                    DUMMY14:
    unsigned char
    unsigned char
                    tcl:
volatile struct SPCREG *spc;
#define BUFSIZE 0x200
unsigned char diskbuf[BUFSIZE];
                    0x80
#define PSNS_REQ
#define PSNS_ACK
                    0x40
#define PSNS_BUSFREE
                         0x00
#define PSNS_STATUS 0x0b
                         0x0f
#define PSNS_MESSAGE
#define PSNS_COMMAND
                         0x0a
                         0x1
#define PCTL_DATA_IN
#define PCTL_COMMAND
                         0x2
#define PCTL_STATUS 0x3
#define PCTL_MESSAGE
                         0x7
#define SCMD_SELECT 0x20
#define SCMD SET ACK
                        0xe4
#define SCMD_RESET_ACK
                        0xc4
#define SCMD TRANSFER
                         0x80
#define INTS_DISCONNECT 0x20
#define INTS_COMPLETE
                         0x10
#define SSTS_DREG_EMPTY 0x01
void main();
void scsi_busfree();
```

```
void scsi_ints_wait();
void scsi_phase_wait():
void scsi_select();
void scsi send command();
void scsi_send_a_byte();
void scsi_data_transfer();
void scsi_buffer_wait();
unsigned int scsi_get_status();
unsigned int scsi_get_message();
unsigned int scsi_get_a_byte();
void dma_setup();
void dma_start();
void dma_stop();
void wait_complete():
void clear_flag();
void main(argc, argv)
    int argc;
            *argv[];
    char
                    i, j, id, blk_no, blk_h, blk_m, blk_l;
    unsigned int
    unsigned char
                     C;
    if (argc >= 2)
        blk_no = atoi(argv[1]);
    else blk_no = 0;
    if (argc >= 3)
        id = atoi(argv[2]):
    else id = 0:
    SUPER(0):
    spc = (struct SPCREG *) 0xea00000;
    dma = (struct DMAREG *) 0xe84040;
    spc->bdid = 0x7;
    spc->sct1 = 0x10;
    blk 1 = blk no & 0xff;
    blk_m = (blk_no >> 8) & 0xff;
    blk_h = (blk_no >> 16) & 0xff;
    printf("Block# = %d(%06X)[%02X:%02X:%02X] Drive = %d\n".
                blk_no, blk_no, blk_h, blk_m, blk_l, id);
    printf("Bus FreeYn");
    scsi_busfree();
    printf("SelectYn");
    scsi_select(id);
    printf("CommandYn"):
```

```
scsi_send_command(8, blk_h, blk_m, blk_1, 1, 0);
    printf("Data InYn");
    scsi_data_transfer();
    printf("Status = %02XYn", scsi_get_status());
    printf("Message= %02XYn", scsi_get_message());
    for (i=0; i < BUFSIZE; i+=0x10) {
        for (j=0; j<0x10; j++)
            printf("%02X ", diskbuf[i+j]);
        for (j=0; j<0x10; j++) {
            c = diskbuf[i+j];
            if ((c < 0x20) | | (c >= 0xe0) | | ((c >= 0x80) && (c < 0xa0)))
                printf("."):
            else printf("%c", diskbuf[i+j]);
        printf("Yn");
void scsi_busfree()
    scsi_phase_wait(PSNS_BUSFREE):
    if (spc->ints & INTS_DISCONNECT)
        spc->ints = INTS_DISCONNECT;
void scsi_ints_wait(dat)
    unsigned int
                    dat:
    while(!(spc->ints & dat))
    spc->ints = dat;
void scsi_phase_wait(phase)
    unsigned char phase;
    while(spc->psns != phase)
void scsi_select(id)
    unsigned int id;
    spc->temp = (1 << id) | (spc->bdid);
```

```
spc->tch = 0;
    spc->tcm = 0;
    spc->tc1 = 3;
    spc->pctl = 0;
    spc->scmd = SCMD_SELECT;
    scsi_ints_wait(INTS_COMPLETE);
void scsi_send_command(p1, p2, p3, p4, p5, p6)
    unsigned int pl, p2, p3, p4, p5, p6;
                   param[6];
    unsigned char
    param[0] = p1:
    param[1] = p2;
    param[2] = p3;
    param[3] = p4;
    param[4] = p5:
    param[5] = p6:
    clear_flag();
    dma_setup(0, param, &(spc->dreg), 6);
    spc->tch = 0;
    spc->tcm = 0;
    spc->tcl = 6;
    spc->pct1 = PCTL_COMMAND;
    spc->scmd = SCMD_TRANSFER;
    scsi_phase_wait(PSNS_COMMAND | PSNS_REQ);
    dma_start();
    wait complete():
    scsi_ints_wait(INTS_COMPLETE);
void scsi_data_transfer()
    unsigned int
                   i:
    clear flag();
    dma_setup(1, diskbuf, &(spc->dreg), BUFSIZE);
    spc->tch = (BUFSIZE >> 16) & 0xff;
    spc->tcm = (BUFSIZE >> 8) & Oxff;
    spc->tcl = BUFSIZE & Oxff;
    spc->pct1 = PCTL_DATA_IN;
    spc->scmd = SCMD_TRANSFER;
    scsi_buffer_wait();
    dma_start();
```

```
wait_complete();
    scsi_ints_wait(INTS_COMPLETE);
void scsi_buffer_wait()
    while(spc->ssts & SSTS_DREG_EMPTY)
unsigned int scsi_get_status()
    spc->pct1 = PCTL_STATUS;
    scsi_phase_wait(PSNS_STATUS | PSNS_REQ);
    return(scsi_get_a_byte());
unsigned int scsi_get_message()
    spc->pctl = PCTL_MESSAGE:
    scsi_phase_wait(PSNS_MESSAGE | PSNS_REQ);
    return(scsi_get_a_byte());
unsigned int scsi_get_a_byte()
                 dat:
    unsigned int
    while (!(spc->psns & PSNS_REQ))
    dat = spc->temp;
    spc->scmd = SCMD_SET_ACK;
    while (spc->psns & PSNS_REQ)
    spc->scmd = SCMD_RESET_ACK:
    while(spc->psns & PSNS_ACK)
    return(dat);
void dma_setup(dir.ma, da, len)
    unsigned int
                    dir, len;
    unsigned char
                    *ma, *da;
```

```
dma->dcr = 0x80;
    dma->ocr = 0x31 | ((dir & 0x1) << 7);
    dma->scr = 0x04;
    dma->ccr = 0x00;
    dma->cpr = 0x08;
    dma \rightarrow mfc = 0x05;
    dma->dfc = 0x05;
    dma->mtc = len;
    dma->mar = ma;
    dma->dar = da;
void dma_start()
    dma->ccr \mid = 0x80;
void wait_complete()
    while(!(dma->csr & 0x90))
void clear_flag()
    dma->csr = 0xff;
```



システムポート

システムポートには、ディスプレイやキーボード、電源 OFF コントロールなど、こまごまとした周辺制御用の信号が集め られています。ここでは、各システムポートの内容と、その 操作方法について説明します。

● 1 システムポートのアドレス配置

システムポートは、ディスプレイのコントラストの設定や電源 ON/OFF 制御などのサポートを行うもので、6 つのレジスタから構成されています。それぞれのアドレス配置は 518 ページの図 1 のようになっています。

0・1 システムポート#1

コンピュータ画面のコントラストの調整を行います。下位4ビットで明るさの度合が決まり、 \$Fがもっとも明るく、\$0がもっとも暗くなります。Human 68 Kは、通常は\$Eで使用して おり、電源 OFF などのときはこれを使って画面を暗くしてから落ちるようにしています。

●図……1 システムポート

レジスタ#	アドレス	bit 7	6	5	4	3	2	i	bit 0	備考
1	\$E8E001			_		. 3	CONT	RAST		コンピュータ画面コントラスト
2	\$E8E003					TV	/	3D-L	3DL-R	ディスプレイ/3Dスコープ制御
3	\$E8E005		_		カラ	-11	ージコ	ニット	制御	
4	\$E8E007					KEY	NMI RESET	HRL	/	キーボード/NMI
5	SE8E00D		SRA	M W	rite l	Enable	e Con	trol		SRAM書き込み制御
6	\$E8E00F				1	Po	wer O	FF Co	ntrol	本体電源OFF制御

0.2 システムポート#2

ピット配置を図2に示します。下位2ビットはオプションの3Dスコープの制御に用いられるものです。ビット0が右目、ビット1が左目のシャッターに対応しており、それぞれ'1'になっていると、シャッターが OPEN し、画面が見えるようになります。

ビット3は、書き込み時はディスプレイ制御信号、リード時はディスプレイの電源のON/OFFステータスとして動作します。このビットの詳細については、キーボードの説明のページを参照してください。

●図·····2 システムボート#2(\$E8E003)



0:

1: ディスプレイの電源はOFF

ON

11

0.3 システムポート#3

システムポート#3はオプションのカラーイメージユニットの制御に使用されるものです。 ここに書き込んだ値は、そのまま IMAGE IN 端子の 17~21 番ピン(17 がビット 4, 21 がビット 0 に対応) に出力されます。

0.4 システムポート#4

ビット配置は図3のようになっています。ビット1は、ドットクロックの切り替え時に使用 するものですが、通常は'0'のままにしておきます。

ビット2は、NMIが発生したとき、NMIの処理が終了した時点で'1'を書き込むビットです。一度 NMIが発生すると、このビットに '1' を書き込まないかぎり、次の NMIが発生しなくなります。

ビット 3 は、キーボードの CPU の制御やキーボードコネクタが差し込まれているか否かの チェックを行うものです。このビットの詳細はキーボードの説明を参照してください。

●図·····3 システムポート#4(\$E8E007)



0.5 システムポート#5

このポートは SRAM の書き込み許可/禁止を制御するものです。SRAM にはメモリ容量などのシステム情報や起動デバイス、キーボードの文字選択などの情報が書き込まれるようになっているため、プログラムミスなどがあっても、容易に書き換わらないようにしておく必要があります。

このようなことから、SRAMへの書き込み保護のために設けられたのが、このポートです。 このポートに\$31 を書き込むと SRAMへの書き込みが許可に、それ以外のデータを書くと書き込み禁止になります。

0.6 システムポート#6

本体の電源 OFF を行うものです。正面の電源スイッチが OFF になっているときに、このポートに\$00,\$0F,\$0F と順に書き込むことで、本体の電源を OFF にすることができます。不用意に電源が落ちるのを防ぐため、この順序で書き込まなければ働かないようになっています。本体正面の電源スイッチが OFF になると、MFPの GPIP 2 の割り込みが発生しますので、通常はこの割り込み処理の中でこのポートを操作して電源を落とします。実験するときは、GPIP 2 の割り込みを禁止しないと、電源スイッチを OFF にしたとたん、Human 68 K の電源 OFF 処理が働いてしまいますので注意してください。



厄介な仕事を引き受けてしまったものだといまさらながら思っています(私のつたない説明 を読まされるほうがもっとたいへんだともいえるかもしれませんが)。

X 68000 のハードウェアに触れた本は、1987 年に X 68000 が発売されて1年くらいの間は数冊あったようなのですが、これらはすでに絶版になってしまったらしく、いまでは書店に行っても、まったく見当たりません。X 68000 ユーザの数も相当いるのだから、また新しい解説書がどこかから必ず出てくるだろうとじっと待っていたのですが、いつまでたっても出てくる気配がありません。そんなとき、「X 68000 のハードウェア解説書を書いてみないか」という話がきてしまいました。完成品の無線機が買えなくてキットを組み立て、TK-80 が買えなくて ICを1つずつ買い集めてユニバーサル基板で自作してきた私には、「なければ自分でつくらなくてはならない」というのは宿命というものだったのでしょうか。

自分でやる以上は、これまでさんざん不愉快な思いをしてきたLSIマニュアルへの依存を断ち切ろうと決めました。8ビット時代からいままで、いろいろなハードウェアに触れてきましたが、比較的原始的なLSIばかりで構成され、しかもユーザも相当数いるはずの86系パソコンのハードウェア解説書ですら、ていねいに説明しているのはCRTまわりだけで、ほかはポートアドレスやレジスタのビット配置だけを載せて、「詳細はそれぞれのLSIのマニュアルを参照してください」ですませてしまっているのが大多数です。

これらの筆者の方々はおそらく大学の研究室やメーカの研究・開発部門など、マニュアル類は電話ひとつで手に入るような立場におられるのでしょう。実際にこのような職業上の特権がない者がLSIのマニュアルなどを手に入れようとすれば、秋葉原の部品屋でコピーしてもらったり、CQ出版社が出しているものを注文するよりありません(1冊3000円以上するのが普通、どうかすると1万円以上とられることもあります)。これらにしても、まだ見つかれば好運なほうで、まったく手に入らないことも珍しくありません(筆者も、今回の執筆中、あるLSIのマニュアルがどうしても見つからず、とうとう展示会のときにブースの方に泣きついて名刺と引き換えでもらうという手段をとってしまいました)。

また、一度でも読んだことがある方でしたら、よくご存じでしょうが、LSIのマニュアルというのはお世辞にも読みやすいといえるようなものではありません。何度読み返しても、いった

い何がいいたいのかよくわからず、結局、プログラムをつくって動作チェックをしているうちにようやく意味がわかるといったこともよくありました。

LSIのマニュアルの内容をそのまま全部書き直すようなことはとてもできませんが、とにかく LSIのマニュアルがなくても、なんとかなる程度には説明しておくことにしようという方針だけは決めました。しかし、この方針が後でどれだけ自分を苦しめることになるか、そのときは想像もできませんでした。「なんでこんなにややこしいんだ!」と、何度頭を抱え込んだことか知れません。

これまで 86 系 CPUのパソコンは仕事がらみもあってかなり扱っていたので、わりと軽く考えていたのが大間違いでした。86 系のパソコンの代表である IBM PC にしても PC-9801 にしても、内部の I/O デバイスは CPU の能力からすると信じられないほど低レベルなものばかりです。64 K 境界をまたいだ転送すらできず、CPU よりも低速な DMA、バンク切り替えだらけでようやく 16 色しか出せないグラフィック VRAM、I/O ポートにスピーカをつないだだけの音出力など、8 ピットパソコンの CPU だけを載せ替えたような、そのハードウェア構成に知らず知らずのうちに慣らされ、パソコンとはそういうものだという意識を植え付けられてしまっていたのかもしれません。

それらに比べると、X 68000 では CRTC、スプライトコントローラ、ディスプレイコントローラ、DMA、SCC、SPC、OPM、ADPCM……、シャープが独自開発した LSI もさることながら、その他の LSI にしても、86系 CPU の一般的なパソコンのものとは比べものにならないほど、高度なものばかりです。RS-232 C にしても、通常は非同期無手順でしか使われないにもかかわらず、あえてデータの変復調機能まである Z 8530 SCCを採用しています。サンプリング音源もいくつものメーカがさまざまな方式のものを発表していますが、沖電気のADPCM チップはサンプリングレートのわりにはかなり音がよいほうであるという評価を受けているという話でした(おかげで ADPCM のアルゴリズムは企業秘密であるとして教えてもらえなかったというオチまでついています)し、FM音源 LSI も、価格を聞いてみると、ヤマハが出している各種の FM 音源 LSI の中でももっとも高価なものを使っているのです。

本書を執筆するために集めた資料や情報のメモ書きで筆者のこたつの上はまさに紙の山と化 してしまいました(先日、首都圏を襲った震度5の地震でこの山もついに崩れ落ちました)。

さらに、これらの各 LSI の機能の多さに加え、LSI のマニュアルの読みづらさ、間違いの多さにもほとほと閉口させられました。たとえば、「浮動小数点演算プロセッサ 68881 は I/O として使えます」といった説明がありながら、本文では 68020 に直結したときの説明ばかりで、X 68000 のように I/O として使った場合の具体的な例などはほとんど説明されていません。また、セカンドソースメーカの日本語マニュアルでは、"SUBSTRUCT(除算)"などと堂々と書いている始末です(加減乗除という言葉を知らなかったのだろうか)。セカンドベンダとはいえ、仮りにも、これが LSI メーカの正式のマニュアルなのですから、ほかはもう推して知るべしで

しょう (結局、英文マニュアルを入手して辞書を片手に読むハメになってしまいました。英語ができなかったから理系に進んだようなものなのに……)。

X 68000 本体については、以前出版されていた解説書も参考にしつつ、極力動作チェックを しながら進めていたのですが、こちらもところどころ動きが変なところがありました。どうや ら、初代機が発売されるまでの間に仕様が変更されたらしいのです。このようなところを見つ けるたびに、チェック用のプログラムをつくりなおしたり、シンクロを持ち出して信号を調べ たりと、大騒ぎになっていました。

当初、遅くとも年内には脱稿する予定だったのですが、調べても、解決しても、次から次へと現れる難関と格闘(物理的な難関 座車でキーボードを叩いていると、いつの間にか忍び寄っている娘(昨年の6月に生まれた)の攻撃を足で押し返し……ということもありました)しているうちに年も明け、もう2月。ずいぶん遅くなってしまい、本当に申し訳なく思っています。

これだけ時間をかけたものの、まだまだ細かい点を見ればチェックしきれていない所や掘り下げが足りない部分もあることでしょう。私の技量不足というだけではなく、それだけ X 68000 は奥の深い機械ということでもあると思います。

グラフィックやサウンドなどの表に現れるような部分は、当然のことながら、X 68000 にはカタログスペックとして表れてこない部分まで執拗に追い続ける、マニアックなこだわりが随所に見られます。

電源スイッチだけでは電源が切れないようにしたり、電源が切れても、キーボードには電源が供給されているようにしてみたり、画面全体のコントラストを 16 段階に切り替えられるようにしようなどとは、ビジネスパソコン屋なら考えもつかないでしょう。FDD ひとつをとってみても、カタログスペックを優先させるなら、なにもオートイジェクトができる必要はありません。実際、FDD 業界は過当競争気味で、コストダウンが最優先であり、オートイジェクト機構などという余分な機能が付いた FDD はどこもつくりたがらないのです。コスト的にも、一般的なレバー付きのものを使ったほうが有利に決まっています。カタログ上にも出ないような部分であるとしても、気持ちよく使えるようになるのであれば、たとえコストアップになったとしても、あえてその道を選ぶ、そんな設計はビジネスパソコン屋にはまず不可能でしょう。

たとえカタログ上は他のマシンと同等かやや下に思えても、このような X 68000 の裏の部分までのこだわりが、長く使っていく間に本当の満足感となっていくのだろうと思います。

そんな X 68000 の潜在能力を引き出し、パーソナルコンピューティングの世界を目指すあなたに、本書がなにがしかの手助けとなれば、筆者としてこれに勝る喜びはありません。

1992年2月11日 (火) 冬季オリンピックを CZ-600 DE で眺めつつ

東野稚彦

参考文献

X 68000 テクニカルデータブック ······アスキー	
X 68000 ベスト・プログラミング入門技術評論社	
半導体集積回路 通信用 LSI沖電気工業	
マイクロコンピュータ技術資料 Z8530SCCシャープ	
SCSI ボード CZ-6BS1 取扱説明書・シャープ	
16/32 ビットマイクロプロセッサ TLCS-68000 周辺デバイス ····································	
16 ビットマイクロプロセッサ TLCS-68000 マイクロプロセッサ編東芝	
YM2151 カタログ日本楽器製造	
YM2151 アプリケーションカタログ····································	
YM2608 アプリケーションマニュアル····································	
μPD72065/72066 CMOS FDC ユーザーズマニュアル ····································	
DS300B-100/DS500B-100 ディスクコントローラ機能仕様書日本電気	
マルチチップ日本電気	
SEMICONDUCTOR DATA BOOK 8/16 ビットマイクロコンピュータ 日立製作所	
SCSI プロトコルコントローラ MB89352A ユーザーズマニュアル富士通	
インテリジェントディスクコントローラ OEM マニュアル ····································	
RP5C15 ユーザーズマニュアルリコー	
MOS Microprocessor and PeripheralsAMD	
最新 SCSI マニュアル ····································	
M68000 マイクロプロセッサ ユーザーズ・マニュアルCQ 出版社	
MC68901 MULTI-FUNCTION PERIPHERAL (Advanced Information) ······ MOTOROLA	
MC68881 User's Manual ····································	
ANSI X3.131-1986 ·······American National Standard Institute	
X 68000 技術資料シャープ	

■NDEX●英数字順

12/24 時間セレクタ►151 16 色モード►21 256 色モード►21 3 D スコープ►518 65536 色モード►21



A/D コンバータ►292 ADPCM►257, 291 Async モード►309 ATN 信号►455



BG 画面►165 ~の ON/OFF►186 ~のスクロール►199 BG データエリア►174.177 Bisync モード►310 BUSY►371



CCS►488

CGROM►23, 218 CIR►112 CRTC►181, 230 CRT インタフェース►181



D/A コンバータ►292 DMAC►25 DMA チャンネル►27 ~の割り付け►27 DMA 転送モード►486 DP►454 DPLL►316



FDC►387 FM 0 ►316 FM 1 ►316 FM 音源►259, 261



GPIP►79



IPL-ROM►23



Kファクター▶122



LFO►259



MFP►77
Monosync モード►310



NAN►110 NMI►71 NRZ►314 NRZI►314



OPM►261 OP クラス►131



Padding 転送▶477

PC►19

PCG エリア▶173,174

PCG データ▶174

PCM 方式▶291



RESET コントローラ▶153

RTC►147



SASI►429

SCC►305

SCSI インタフェース▶453,462

SDLC►312

SDLC ループモード▶313

SIN 波形テーブル►263

SPC►465, 470, 485

SRAM►22

~の書き込み許可/禁止▶520

SSP►19

STROBE►371



TIMER-LED►148



USART►92

■N D E X ●五十音順

あ

アクセス制御機構►206 アクセスマスク►202 アービトレーションフェーズ►456 アレイチェイン►35 アンダスキャン►167

U

イニシエータ►454 イベントカウントモード►90 色コード►213 色データ►213 インターレース►167

9

閏年カウンタ▶152

B

円筒スクロール►195 エンベロープジェネレータ►261, 263

B

オートエコー►316 オートベクタ►73 オートリクエストモード►32,34 オーバスキャン►168 オペランド►28

か

外部同期モード►311 外部要求転送モード►32,33 拡張精度►109 画像取り込み►203 画面モード►166 画面モード設定►230 カラーイメージユニット►519 カラーパレット►213



奇数パリティ►309 キーボード►353 キーボード LED►365



偶数パリティ►309 グラフィック VRAM►21,169 グラフィック画面►21,164 グラフィック画面高速クリア►203 グラフィック画面のスクロール►198 グラフィックバレット►214

0

継続動作▶35 限定速度▶34



高解像度►166 高速クリア機能►203 コントラストの調整►517 コントローラ►454



最大速度►34 サンプリング周波数►292



システム I/O 領域►22 システムポート►517 実画面►171

Inside X68000

- 1992年4月23日 初版第1刷発行
 1992年12月12日 初版第4刷発行
- 者 表野雅彦
- 発行者 孫 正義
- 発行所 ソフトバンク株式会社 出版事業部
- 〒 108 東京都港区高輪 2-19-13 NS高輪ビル
- 営業部 ☎ 03(5488)1360
- 編集部 ☎ 03(5488)1326
- 印刷所 壮光舎印刷株式会社
- © M. KUWANO
- ISBN4-89052-304-9 C0055
- 落丁、乱丁本はお取り替え致します。
- ◎ 定価は表紙に表示してあります。









定価…6800円[本体・6602円]



本書は、シャープのX68000本体に内蔵されているCPUおよび周辺LSIの動作を、 すでに公開されている技術資料をもとに、筆者自身が実際に 動作確認しながら調べ上げたテクニカルデータブックです。

記述にあたっては、画面制御関連はいうまでもなく、

既存の資料にはほとんど記述されていない(あるいは、まったく記述されていない)

DMA、数値演算プロセッサ、FM音源、ADPCM、SASI、SCSIなどについて

詳細な記述が加えられています。

さらに、読者の方が動作確認できるように、gcc(XCでも可)を使ったサンプルプログラムも付いており、たいへん実践的な内容になっています。